您的位置:電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 行業(yè)新聞 > 可編程邏輯 >
TAKUMI公司:圖象IP核參考設(shè)計(jì)可用于S2C原型驗(yàn)證平臺(tái)
2012年07月03日 13:50 來源:互聯(lián)網(wǎng) 作者:秩名 我要評論(0)
電子發(fā)燒友網(wǎng)訊:本文主要講述了TAKUMI公司的圖象IP核參考設(shè)計(jì)可用于S2C原型驗(yàn)證平臺(tái)。S2C宣布,一家總部位于日本的高級圖形知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商,TAKUMI 公司,已成功在S2C基于FPGA的快速原型驗(yàn)證系統(tǒng)上實(shí)現(xiàn)了一系列圖形IP核,包括GS3000和GSV3000 IP核。這些TAKUMI IP核已在FPGA里充分驗(yàn)證,可輕松給客戶演示并評估,大大縮減了片上系統(tǒng)(SoC)集成時(shí)間。
TAKUMI公司的GSHARK IP家族是一項(xiàng)圖形圖像解決方案,在各種各樣的嵌入式系統(tǒng)上加速顯示渲染,包括移動(dòng)裝置,數(shù)碼家電及車載信息系統(tǒng)。獨(dú)特的設(shè)計(jì)和專門為嵌入式系統(tǒng)所定制,GSHARK-TAKUMI家族廣泛整合圖形IP核,針對各種不同的嵌入式系統(tǒng)使用情況,進(jìn)行最優(yōu)配置。
S2C首席執(zhí)行官Toshio Nakama說道:“集成一個(gè)復(fù)雜的IP核,比如3D圖形圖像IP,在SoC里經(jīng)常需要龐大的驗(yàn)證工作,比如驗(yàn)證所有硬件功能正確性與否,評估SoC總線效率以及測試軟件兼容性。而且現(xiàn)今執(zhí)行這些任務(wù)的最佳方法就是通過使用基于FPGA的原型驗(yàn)證,使整個(gè)設(shè)計(jì)達(dá)到或接近于實(shí)際操作速度,以便在實(shí)際硅片可用之前調(diào)試驗(yàn)證。我們很高興能與TAKUMI公司合作,為SoC開發(fā)商提供一系列已映射于基于FPGA原型上的高級圖形IP核,可顯著縮短IP集成入SoC的時(shí)間,并提早開始軟件開發(fā)和測試。”
“現(xiàn)今的圖形IP非常復(fù)雜,需要大量的測試圖案來執(zhí)行完整的硬件驗(yàn)證和軟件測試。因此,一個(gè)可靠的,靈活的高性能的FPGA平臺(tái)是必不可少的。” TAKUMI公司研究和開發(fā)執(zhí)行董事Hiroyuki Nitta說道,“我們已經(jīng)選擇S2C作為我們首選的FPGA平臺(tái)合作伙伴,因?yàn)樗麄兊漠a(chǎn)品以其可靠性,靈活連接各種SoC接口以及可擴(kuò)展的各種邏輯門數(shù)設(shè)計(jì)而著稱。” TAKUMI 圖形IP核已經(jīng)原型驗(yàn)證,可作為S2C Virtex-6 760 TAI Logic Modules 上的參考設(shè)計(jì),也可被輕松移植入新的Virtex-7 2000T TAI Logic Module 系列或Altera Stratix-4 820 TAI Logic Module系列。S2C完整的快速基于FPGA的原型驗(yàn)證解決方案組合旨在使原型驗(yàn)證成為一項(xiàng)輕松的體驗(yàn),通過一個(gè)單板上的備有1到9個(gè)FPGA裝置,從兩百萬至高達(dá)1.8億的ASIC門中進(jìn)行設(shè)計(jì)。另外,S2C提供一整套解決方案,包括原型創(chuàng)建和調(diào)試軟件;DPI,SCE-MI和C-API 協(xié)同建模;以及一個(gè)龐大的Prototype Ready IP&附件庫。
用戶評論
發(fā)表評論
FPGA芯片業(yè)界動(dòng)態(tài)
FPGA芯片技術(shù)應(yīng)用
FPGA芯片資料下載
- Xilinx FPGA設(shè)計(jì)實(shí)例介紹
- 基于FPGA的數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)
- Xilinx FPGA模擬方案產(chǎn)品指南
- 基于FPGA部分動(dòng)態(tài)可重構(gòu)的信號(hào)解調(diào)系統(tǒng)的實(shí)現(xiàn)
- 基于FPGA的34位串行編碼信號(hào)設(shè)計(jì)與實(shí)現(xiàn)
- 基于Moore狀態(tài)機(jī)的智能手推車多模式控制應(yīng)用
- Altera產(chǎn)品目錄
- 基于FPGA和W5300的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
- 一種基于FPGA的慢門限恒虛警處理電路設(shè)計(jì)
- 基于ARM和FPGA的時(shí)間同步儀控制單元設(shè)計(jì)
IP核技術(shù)應(yīng)用
IP核資料下載
- 基于FPGA的DDS IP核設(shè)計(jì)方案
- 基于SOPC技術(shù)的異步串行通信IP核的設(shè)計(jì)
- RapidIO應(yīng)用系統(tǒng)及其驗(yàn)證模型的設(shè)計(jì)與測試
- 基于NiosII步進(jìn)電機(jī)控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)
- JPEG解碼器IP核設(shè)計(jì)
- Wishbone總線實(shí)現(xiàn)UART IP核設(shè)計(jì)
- 基于層次模型的USB2.0接口芯片IP核固件的設(shè)計(jì)
- USB2.0接口芯片IP核固件設(shè)計(jì)
- AMBA總線IP核的設(shè)計(jì)
- AMBA2.0總線IP核的設(shè)計(jì)與實(shí)現(xiàn)