電子發燒友網訊：各位FPGA愛好者們，您打算提高自己的設計技巧，更迅速的完成項目嗎？Altera公司提供免費在線培訓課程，該課程是由經驗豐富的工程師和系統規劃人員開發的，能幫助您前所未有的深入了解FPGA設計的關鍵點。詳情見本文，也可登錄到官網了解相信信息。

　　這里列出了一些您目前可以觀看的免費在線培訓新課程：

　　課程1：怎樣開始一個簡單的FPGA設計（點擊課程名字即可參與免費培訓）

　　此次培訓面向以前從未設計過FPGA的工程師。將學習FPGA的基本優點，以及怎樣使用Quartus? II 軟件11.1建立一個簡單的FPGA設計。如果您購買了Cyclone? III FPGA入門套件，您可以把教程中的編程文件下載到開發板中。

　　參加本課程所要求的技能：數字邏輯設計背景知識

　　學完本課程，您將達到以下目標：理解在您的系統設計里包含FPGA的利益和優勢；在Quartus II 軟件里啟動一個新的FPGA設計；使用圖形編輯器建立原理圖；將原理圖和HDL文件轉換為原理符號；創建基本管腳和時序約束；編譯一個設計以及為FPGA編程

　　課程2：通過系統控制臺進行調試（點擊課程名字即可參與免費培訓）

　　系統控制臺是通過JTAGUSB以及其他連接方式進行Qsys或者SOPC Builder底層系統調試的交互式控制臺。基于TCL，它提供一組簡單的命令，實現與Qsys系統各個部分的通信。此次培訓涵蓋了Quartus? II 軟件11.1的系統控制臺。

?

　　參加本課程所要求的技能：熟悉嵌入式系統；熟悉Qsys；熟悉TCL腳本。

　　學完本課程，您將達到以下目標：確定什么時候使用系統控制臺；理解使用系統控制臺支持的不同類型的服務；理解打開并使用系統控制臺服務的基本流程；使用master，jtag_debug，monitor系統控制臺服務；使用系統控制臺面板建立定制的GUIs；知道從哪里可以找到系統控制臺的其他信息和幫助。

　　課程3：縮短您的編譯時間！（點擊課程名字即可參與免費培訓）

　　您將學習怎樣通過使用Quartus? II 軟件11.1 版的漸進式編譯功能，保持設計性能不變，從而縮短編譯時間。在培訓課程最后，您將學會使用設計物理分區中的LogicLock?區。您還能夠確定何時使用漸進式編譯功能，怎樣建立設計分層，完成源代碼，以支持漸進式編譯，以及怎樣將設計劃分成邏輯設計分區。您還可以在自上而下和自下而上設計流程中應用漸進式編譯方法。

　　參加本課程所要求的技能：會使用Quartus II軟件。

　　學完本課程，您將達到以下目標：在設計的物理分區中建立并管理LogicLock區；建立并管理良好的設計分區；確定您的下一設計是否應使用漸進式編譯功能；建立并進行漸進式編譯；在自 上而下和自下而上的設計流程中使用漸進式編譯功能；在基于團隊的設計流程中，建立帶有約束的頂層工程；生成設計分區腳本；導出底層設計，將其導入到頂層設 計中。

　　課程4：在1個小時內基本了解收發器（點擊課程名字即可參與免費培訓）

　　基于高速收發器的FPGA迅速成為目前可編程邏輯領域的主流器件。本課程簡要介紹了Quartus? II 軟件11.1版中基于收發器的Altera? FPGA的收發器技術。在培訓結束時，您將掌握發射器和接收器數據通路中的模塊及其用途。您還會知道哪些模塊構成了數字物理編碼子層（PCS）和模擬物理介質附加子層（PMA）。

　　參加本課程所要求的技能：數字邏輯背景知識；基本理解FPGA體系結構。

　　學完本課程，您將達到以下目標：了解FPGA高速串行收發器中的發射器和接收器通路；掌握物理編碼子層和物理介質附加子層由哪些模塊構成。

　　課程5：采用Nios II處理器開始設計（點擊課程名字即可參與免費培訓）

　　此次課程向您介紹Nios? II 嵌入式軟核處理器11.0、Qsys以及Nios II IDE集成軟件開發環境。您將學習怎樣利用Qsys，通過簡單地按動按鈕來輕松開發并配置全定制Nios II 處理器硬件系統。學習Avalan標準接口基礎和Qsys的高性能network-on-a-programmable-chip體系結構。該課程還向您深入介紹怎樣開發可編程邏輯器件軟件，利用Nios II 開發套件對設計進行原型開發。我們還將討論套件中您可以使用的部分元件和外設，以及怎樣將您自己的定制邏輯融合到任意系統中。

　　參加本課程所要求的技能：會使用Quartus II軟件。

　　學完本課程，您將達到以下目標：利用Quartus? II 軟件和Qsys工具來配置Nios II 嵌入式處理器；熟悉使用Nios II IDE集成軟件開發環境；徹底掌握Nios II 處理器設計流程；從Qsys中生成Nios II 處理器硬件描述語言（HDL）輸出文件。