加利福尼亞州山景城，2013年2月—新思科技公司（Synopsys）在過去五年多與行業領導者合作共同開發了對FinFET技術的支持，通過提供經生產驗證的設計工具與IP來推進對FinFET技術的采用。

　　亮點：

　　（1）包括經過驗證的實現與制造工具，以及用以設計FinFET器件的IP；

　　（2）被FinFET技術的早期采用者和主要晶圓代工廠投入到生產中；

　　（3）包括晶圓代工廠認證的嵌入式存儲器和邏輯庫IP。

　　為芯片和電子系統加速創新提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys， Inc.）日前宣布：即日起提供其基于FinFET技術的半導體設計綜合解決方案。該解決方案包含了一系列DesignWare嵌入式存儲器和邏輯庫IP，其Galaxy?實現平臺中經芯片驗證過的設計工具，以及晶圓代工廠認證的提取、仿真和建模工具。它還包含了多家晶圓廠用于開發FinFET工藝所需的TCAD和掩膜綜合產品。各種FinFET器件的三維結構代表了晶體管制造領域內的一個重大轉變，它影響了設計實現工具、制造工具及設計IP。通過與業界領先的晶圓代工廠、研究機構和早期采用者在工程領域長達五年的開發合作，Synopsys的FinFET解決方案為實現從平面到3D晶體管的成功過渡提供了各種經生產驗證的技術。該全線解決方案為加速FinFET技術的部署提供了強大的EDA工具和IP基礎，該技術可為半導體設計提供更低的功耗、更好的性能與更小的面積。

　　“Synopsys 持續地投入巨資來開發一個完整的解決方案，以推進包括FinFET在內的新工藝幾何節點和器件的應用，” Synopsys高級副總裁兼設計實現業務部總經理Antun Domic說道。“Synopsys與FinFET生態系統中的合作伙伴，包括晶圓廠、早期采用者及研究機構等廣泛合作，使我們能夠提供業界頂級的技術，并且使市場認識到這種新型晶體管設計的所有潛在優勢。”

　　“隨著我們開始提供新的14nm-XM工藝，我們已經加快了我們領先的發展路線，以提供一種為日益擴張的移動市場而優化的FinFET技術，” GLOBALFOUNDRIES高級副總裁兼首席技術官Gregg Bartlett說道。“與合作伙伴攜手已經成為我們能夠提供這種創新的FinFET解決方案的關鍵因素。我們很早就已經與Synopsys在多個領域內開展合作，包括FinFET器件的HSPICE建模。我們延續了我們的合作，以加快我們共同的客戶對FinFET技術的采用。”

　　“我們與 Synopsys在FinFET技術上的合作是保持我們半導體行業領先地位的關鍵，”三星電子有限公司負責系統LSI基礎架構設計中心的高級副總裁 Kyu-Myung Choi博士說道。“我們的晶圓代工廠和半導體設計專業知識與Synopsys多樣化的EDA工具和IP開發經驗相結合，使我們能夠有效地應對與 FinFET相關的挑戰。我們將繼續鞏固這種強大的合作關系，以使FinFET技術收益最大化。”

　　“很早以前，我們就成功地證明了使用 FinFET 3D晶體管的功耗和性能優勢，” 被廣泛地視為FinFET技術先驅的加利福尼亞州立大學伯克利分校微電子學特聘教授Chenming Hu博士說道。“為了使這些演示成為現實，我們的團隊與Synopsys 研發部門在包括器件仿真在內的多個領域內進行了緊密合作。我們將繼續與Synopsys合作來推進FinFET部署的更多創新。”

　　Synopsys的具備FinFET能力的IP

　　通過與領先的晶圓代工廠超過五年的緊密合作，使Synopsys獲得了設計方面的專業知識以及對IP架構的一種深刻理解。這種緊密的合作成就了關鍵客戶對 Synopsys基于FinFET 的DesignWare嵌入式存儲器和邏輯庫IP解決方案的成功部署。計劃于2013年進行更多樣化的IP開發。DesignWare嵌入式存儲器和邏輯庫IP被構建用于實現FinFET技術的全部優勢，在性能、漏電特性、動態功耗和低電壓運行等領域內提供出眾的結果。

　　Synopsys面向FinFET工藝的設計工具

　　從平面到基于FinFET的3D晶體管的變遷是一項重大改變，它需要工具開發商、晶圓代工廠和早期采用者之間緊密的研發合作，以提供堅實的EDA工具基礎。通過與FinFET生態系統合作伙伴多年的合作，Synopsys的解決方案加速了基于FinFET的設計的上市時間。該綜合解決方案包括IC Compiler?物理設計、IC Validator物理驗證、StarRC?寄生參數提取、SiliconSmart特征描述、用于FastSPICE仿真的CustomSim?和FineSim以及HSPICE?器件建模和電路仿真。

　　Synopsys面向FinFET工藝的制造工具

　　FinFET 的小幾何尺寸和3D性質使其需要新的方法來優化器件性能和漏電指標，并解決工藝變化帶來的影響。器件的目標性能與漏電指標需要通過對鰭型幾何結構、應力工程學及其它因素的優化得以實現。由隨機摻雜的波動、線邊緣粗糙度、布線感生應力及其它來源帶來的工藝偏差，會共同對器件和電路性能產生影響。 Synopsys已經與多家晶圓代工廠就Sentaurus? TCAD和Proteus?掩膜綜合產品進行合作，以解決以上問題。Sentaurus產品線使晶圓代工廠能夠優化FinFET 工藝，和設計能夠減輕工藝變化帶來的影響、從而滿足性能與漏電特性要求的器件。Proteus產品線為晶圓代工廠實現整個芯片的臨近校正提供了綜合的解決方案。

　　關于Synopsys

　　Synopsys 加速了全球電子市場中的創新。作為一家電子設計自動化（EDA）和半導體IP領域內的領導者，其軟件、IP和服務幫助工程師應對設計、驗證、系統和制造中的各種挑戰。自1986年以來，全世界的工程師使用Synopsys的技術已經設計和創造了數十億個芯片和系統。更多信息，請訪問：www.synopsys.com