電子發燒友App
電子發燒友網：不管您是否注意到，我們正被各類被廠商冠以“智能”概念的產品圍繞著，無處不在！智能，也成了激發工程師創意靈感的新源泉。2013年，我們都走在智能化的道路上。智能地球、智能能源、智能交通、智能工業、智能電網、智能醫療、智能通信、智能家居、智能互聯等智能化概念，層出不窮。智能化大潮正以迅雷不及掩耳之勢，席卷全球半導體大市場及各細分產業鏈。智能化創新正如春風化雨般沐浴著每一個人。誰都“逃”不掉！賽靈思再次抓住了大勢發展新機遇，持28nm已領先競爭對手整整一代之力，再蓄以勢如破竹之勢，開創可編程邏輯軟硬件平臺智能化創新的新世界。
嵌入式系統的未來：更智能的專業化軟硬件平臺
未來的嵌入式系統將需要數以百計的Gops實時計算和Gbps通信帶寬，以滿足多通道無線射頻、數據中心安全設備、嵌入式視覺、Nx100Gbps網絡等眾多不同產業應用需求。與此同時，這些組件也必須滿足嚴格的功耗要求，并盡可能降低成本。
物聯網將進一步增加共享、處理和存儲的“大數據”的絕對數量。這就產生了更智能化嵌入式系統的全球需求，這種系統也將為我們的日常工作生活提供充分的資訊，讓我們能夠做出更好更明智的決策。
賽靈思公司資深副總裁兼CTO Ivo Bolsens
近年來，系統設計人員一直在從單處理器向多核并行計算平臺轉移，以不斷提高計算效率，滿足嚴格的性價比和功耗要求。兒提高計算效率的關鍵步驟在于專業化，也就是各種計算單元和互聯基礎架構可以滿足特定的應用要求，從而實現高度優化的異構多核架構。
靈活、高度集成的全新系列器件平臺將會因此而問世，系統專家可以采用軟件編程流程對器件進行編程，軟件設計流程不僅能捕獲各種應用特性，而且還可將這種高級描述語言嵌入到專業化的可編程架構中。
2012年，賽靈思推出了全球首款All Programmable SOC平臺，結合了嵌入式處理器軟件可編程功能和FPGA硬件靈活性。 Zynq?-7000器件系列在一個高密度、可配置的互聯模塊網絡中， 把多ARM ?核、可編程邏輯結構、DSP數據路徑、存儲器和I/O完美集成在一起。這個協同處理器可以采用賽靈思新一代Vivado?設計套件工具鏈中獨特的高層次綜合功能進行C語言的編譯。
這個突破 是產業向以系統為中心的設計流程發展的一個重大里程碑，新的設計流程將充分利用并行編程、高層次綜合和SoC多核技術領域的最先功能。這種以軟件為中心的編程流程可充分挖掘專業化硬件架構的全部潛能，同時又不需揭示硬件的實現細節。
All Programmable SOC 軟硬件協同平臺將讓眾多領域的不同工程師均能受惠于Zynq All Programmable SoC架構的全部功能，使他們能夠在設計新一代更智能的電子系統時，實現最高的生產力和最佳的結果質量。
?
2.5D封裝+28nm，FPGA迎來革命性突破
68億只晶體管、1，954，560個邏輯單元（容量相當于市場同類最大28nm FPGA的兩倍）、305，400個CLB切片的可配置邏輯塊（CLB）、21，550Kb的分布式RAM容量、以及2，160個DSP slice、46，512個BRAM、24個時鐘管理模塊、4個PCIe模塊、36個GTX收發器（每個性能達12.5 Gbps）、24個I/O bank和1，200個用戶I/O、19W功耗……是的，您沒有看錯，這一連串令人眼花繚亂的數字，就是賽靈思（Xilinx）日前宣布可正式供貨的“世界最大容量”FPGA Virtex-7 2000T為我們呈現出的令人震撼的性能指標。
2010年10月，Xilinx高調宣布推出業界首項堆疊硅片互聯技術（SSI，Stack Silicon Interconnect）。該公司全球高級副總裁兼亞太區執行總裁湯立人強調說，之前曾有廠商試圖通過將兩個或多個FPGA進行邏輯互聯，創建出更大型的“虛擬FPGA”，最終實現復雜設計。但往往由于可用I/O數量有限，再加之FPGA間信號傳輸造成的時延限制性能，以及使用標準的器件I/O來創建多個FPGA之間的邏輯連接增加功耗等因素，這些努力都宣告失敗。而SSI技術的核心則來自于賽靈思專利的ASMBL架構、微凸塊技術以及TSMC的硅通孔（TSV）技術。
2.5D SSI的主要技術突破
Virtex-7 2000T是Xilinx采用臺積電（TSMC）28nm HPL工藝（低功耗高介電層金屬閘技術）推出的第三款FPGA。更重要的是，這將是“世界上第一個采用SSI技術的商用FPGA”。賽靈思方面將該項技術命名為2.5D SSI。湯立人堅持認為，2.5D并不意味著就比傳統意義上的3D封裝性能差。事實上，如果將邏輯單元與內存進行垂直堆疊（Vertical Stacking），也就是所謂的3D封裝，現在面臨著散熱、RAM/Logic等有源層之間因為膨脹系數不同，導致內部應力不均，影響晶體管性能等多項重要挑戰。“賽靈思同樣看好不帶中介層的完全3D IC堆疊技術前景，但從目前來看，該技術在整個產業中實現標準化還要花更長的時間。”
“我們的2.5D SSI結構采用并排式芯片布局，將4個經ASMBL架構優化的FPGA Slice 并排排列在硅中介層上，Slice之間擁有超過10，000個過孔走線，時延僅為1納秒。然后再通過微凸塊將硅片連接至硅中介層。”湯立人進一步解釋說， “由于采用的是大量低延時、芯片間互連，并連接至球形柵格陣列，從而也避免了垂直硅片堆疊方法出現的熱通量和設計工具流問題。”
肉搏開始了！賽靈思28nm 7系列FPGA加速取代ASIC！
如果把FPGA與ASIC之間的競爭看成一場戰斗，那么目前這場戰斗正從遠觀、叫陣、近戰發展到它的最后階段――肉搏！6月22日，賽靈思基于統一架構的28nm 7系列FPGA閃亮登場，本次發布的FPGA新品最大的亮點是功耗大幅度降低，同時性能、容量大幅提升！“7系列最大的目標是降低功耗！整個系列功耗降低50%！”在新聞發布會上，賽靈思公司質量管理和新產品導入全球高級副總裁亞太區執行總裁湯立人（Vincent Tong） 指出，“同時容量大大提升，高達200萬個邏輯單元！除了取代高端ASIC，7系列FPGA還將瞄準更多新興應用。”
不再回避功耗、尺寸敏感話題
和以前FPGA叫板ASIC的策略不同，這次賽靈思不再強調FPGA的靈活性了（或許大家早認同這個優勢了），這次賽靈思選擇了很多FPGA供應商想回避的話題的同時也是很多ASIC廠商總拎來打擊FPGA的兩個特性：功耗和尺寸。
“預計40nm FPGA市場到2014年的規模可以達到70億美元，而那時ASIC/ASSP的規模會是600億美元，如果FPGA要擴大規模，就必須有更低的成本（更高的性價比）、更高的系統性能、更大的容量和更低的功耗，我們認為這其中最主要的關鍵是降低功耗！” 湯立人指出，“我們此次推出的7系列28nm FPGA系列，在系統性能上翻番，同時容量擴大兩倍，功耗降低一半，我們預計28nm 7系列FPGA可以將FPGA市場規模擴大到110億美元！”
與Virtex-6 FPGA 相比，Virtex-7 系列的系統性能翻了一番，功耗降低一半，速度提升30%，該系列產品針對通信系統進行了精心優化，以最大型的 FPGA 支持最高性能和最高帶寬串行連接功能。Virtex-7 系列包含 Virtex-7T 和 Virtex-7XT 兩個子系列產品，屬于超高端產品之列，在嵌入式收發器、DSP 切片、存儲器模塊和高速 I/O 的數量與性能方面將 FPGA 技術發揮到了極致，為業界樹立了新的基準。
賽靈思20nm技術戰略Roadmap曝光：繼續領先一代
“熟悉FPGA行業和對賽靈思有一定了解的業界人士都知道，賽靈思在28nm技術上取得了多項重大突破， 其產品組合處于整整領先一代。基于28nm技術突破之上的20nm產品系列，必將為創造更高的客戶價值提供了巨大的機會！”11月5日，在賽靈思媒體見面 會上，賽靈思公司全球高級副總裁，亞太區執行總裁湯立人分享了Xilinx 繼續領先一代的20nm 產品戰略，“此外，下一代FPGA及第二代SoC和3D IC將與Vivado設計套件‘協同優化’，為行業提供最具吸引力的ASIC和ASSP可編程替代方案。”
湯立人談起賽靈思領先一代的技術時非常興奮
強大根基為賽靈思20nm技術產品繼續領先一代注入強心劑？
賽靈思在28nm 7系列FPGA的創新，把工藝技術上的創新（與臺積電（TSMC）共同開發的高性能低功耗（HPL）技術）與針對最小化靜態和動態功耗、最大化主要構建模 塊性能的眾多優化完美結合，讓賽靈思能夠提供超越節點的性能/瓦價值優勢。“其20nm產品系列發展戰略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產品系列建立在業經驗證的28nm技術突破之上，在系統性能、功耗和可編程系統集成方面領先競爭企業整整一代。”湯立人強調，“賽 靈思在 28nm 節點上推出的多種新技術為客戶帶來了重大的超前價值，并使賽靈思領先競爭對手整整一代。賽靈思并不是簡單地將現有的 FPGA 架構遷移到新的技術節點上，而是力求引領多種 FPGA 創新，并率先推出了 All Programmable 3D IC 和 SoC。”
如何擴大下一代的競爭優勢？
從28nm 7系列FPGA的創新為到20nm8系列FPGA為賽靈思在20nm繼續保持領先一代的地位奠定了基礎。這些器件將利用與臺積電的28nm HPL工藝性能/瓦特征相似的20nm SoC工藝。將系統級性能提升2倍，內存帶寬擴大2倍，總功耗降低50%，邏輯功能集成和關鍵系統建模加速1.5倍多。湯立人表示，“所有應用都將受益于 賽靈思的下一代路由體系結構，可以輕松地擴展超過90％的資源利用率，實現更高的結果質量及更快的設計收斂。”
怎樣發現并滿足20nm節點市場需求？
湯立人強調，“半導體行業的領導者正在逐步發現20nm的價值，而且一些設計已經正在進行中。”賽靈思公司看到了這個工藝節點所擁有的巨大潛力，因此也在不斷地探索新的方式，致力于通過28nm已經建立且在20nm將繼續擴展的創新技術持續發掘這些潛在的價值。
龐大的20nm市場需求體現在各大熱門應用領域，它包括Nx100G有線網絡、嵌入式視覺、多通道無線射頻、數據中心的安全性及交換機應用等。賽靈思為滿足市場對20nm技術產品的需求，再次領先一步，進行全面且具前瞻性的市場戰略部署。
20nm FPGA性能進一步得到優化
湯立人指出，“在20nm，賽靈思目前正在開發其第二代SoC和3D IC技術，以及下一代的FPGA技術。相比于競爭對手，賽靈思擁有多年前率先創新的先發優勢。其中包括FPGA性能/瓦的突破，與客戶一起更好微調的更成 熟的SoC和3D IC技術，與其下一代Vivado設計套件“協同優化”的器件。”賽靈思在系統中重新定義了高性能收發器的設計和優化。這讓賽靈思能夠更有效地把20nm 的附加價值引入領先的和業經證明的28nm技術之中，讓客戶的創新繼續保持領先一代。
第一代到第二代All ProgrammableSoC#e#
第一代到第二代All ProgrammableSoC
為在20nm繼續居于領先一代的地位，賽靈思將借助一個新的異構處理系統，有效地提供更高的系統性能。這個嵌入式系統將被用超過 2倍的互連帶寬耦合到下一代FPGA架構中。在芯片上的模擬混合信號性能將翻一番，同時可編程I/O將隨著下一代DDR4和PCI Express接口而升級。
從第一代到第二代All Programmable 3D IC
和一個純粹的單芯片解決方案所可能達到的結果相比，湯立人表示賽靈思28nm同構和異構Virtex? 3D IC把設計容量、系統級性能和系統集成的水平均整整翻了一番，提供了領先一代的價值優勢。
為在20nm繼續領先一代，賽靈思將利用一個兩級接口擴大其3D IC的架構，讓同構和異構裸片的集成均能基于開放的行業標準實現。從而把邏輯容量擴展1.5倍或增加30-40M ASIC等效門的設計。
對于如何應對支持最高級別、最高性能和簡便設計的問題，湯立人表示，“為達成該高級別設計要求，可編程互聯的帶寬要增加5倍以上。因此，賽靈思正在著手開發第二代 All Programmable 3D IC技術，致力于實現最高層次的可編程系統集成。”
FPGA智能之路該如何走？
FPGA目前已經在逐漸占據高端ASIC的領地，并向更多新興應用挺進，所以賽靈思CEO Moshe Gavrielov稱“ASIC日益變為niche，而FPGA應用日益擴大變為‘通用’”，再到現在不斷集成新器件功能，使之更為智能化。這真是一個非常有意思的變化。未來，賽靈思的FPGA智能化之路將如何演進？FPGA是否可以成為下一代嵌入式處理器智能化平臺？FPGA在成為下一代嵌入式處理器智能化平臺前還要應對什么挑戰？歡迎大家討論。
?
工商網監
評論