近日,有兩家公司同時發布了在芯片封裝方面的革命性突破:一個是意法半導體宣布將硅通孔技術(TSV)引入MEMS芯片量產,在意法半導體的多片MEMS產品(如智能傳感器、多軸慣性模塊)內,硅通孔技術以垂直短線方式取代傳統的芯片互連線方法(無需打線綁定),在尺寸更小的產品內實現更高的集成度和性能。另一個則是賽靈思宣布通過堆疊硅片互聯 (SSI) 技術,將四個不同 FPGA 芯片在無源硅中介層上并排互聯,結合TSV技術與微凸塊工藝,構建了相當于容量達2000萬門ASIC的可編程邏輯器件。雖然同樣是基于TSV技術,前一種垂直堆疊業界稱為3D封裝;后一種互聯堆疊稱為2.5D封裝。這兩種不同TSV封裝技術的成功量產商用,將會帶來一種新的游戲規劃——在摩爾定律越來越難走、新的半導體工藝邁向2xnm越來越昂貴的今天,封裝上的革命已是一種最好的超越對手的方式。
???????此次賽靈思聯手TSMC和Amkor推出2.5D封裝的意義并不僅僅在于多顆FPGA的片內堆疊,它可以擴充到更多種復雜芯片的片內堆疊,比如FPGA與CPU,或者FPGA與高速收發器等,它打開了一扇門,讓業界踏上了可以超越摩爾定律,快速提供大規模復雜芯片,同時降低功耗與成本的新征途。
“目前業界已達成一個觀點,3D是指垂直的堆疊,把多顆主動IC用微凸快(micropum)和硅通孔技術連在一起,微凸快是一種新興技術,中間有非常多的挑戰。比如兩個硅片之間有應力,舉例來說,兩個芯片本身的膨脹系數有可能不一樣,中間連接的微凸快受到的壓力就很大,一個膨脹快,一個膨脹慢,會產生很大的應力。第二,硅通孔也會有應力存在,會影響周圍晶體管的性能。第三是熱管理的挑戰,如果兩個都是主動的IC,散熱就成為很大的問題。所以對于真正的3D封裝,行業需要解決上面三個重要挑戰。” 賽靈思公司全球高級副總裁,亞太區執行總裁湯立人解釋,“目前能實現3D封裝的只是Memory芯片。意法半導體的MEMS能實現3D封裝,因為它面臨的發熱等問題小一些,但對于移動終端來說,器件尺寸會大大減小,這也是一個趨勢。從目前掌握的情況看,要實現不同的復雜邏輯IC之間的真正3D封裝,至少還需要2-3年的時間。”
他接著解釋 2.5D的方式:“我們聯合TSMC和Amkor等產業鏈伙伴,采用的2.5D方式,多顆主動IC并排放到被動的介質上。因為硅中介層是被動硅片,中間沒有晶體管,不存在TSV應力以及散熱問題。通過多片FPGA的集成,容量可以做到很大,避開新工藝大容量芯片的良率爬坡期,并因為避免了多片FPGA的I / O互連而大幅降低功耗,比如此次我們推出的集成四片FPGA的Virtex-7 2000T功耗小于20W,容量相當于ASIC的2000萬門。如果是4個單片FPGA分開采用,加起來的功耗遠遠大于這個數,可能會是幾倍的數值。”
對摩爾定律超越
SSI是傳統的SIP技術向前邁進的革命性的一步,可以說更接近單芯片。SIP堆疊時芯片間互聯仍需要引線,而TSV結合微凸塊,去掉了引線。這對于FPGA/PLD,甚至CPU等I/O接口繁多的芯片來說是一個重大的突破,功耗大大降低,減小了信號延時,集成復雜度也降低。“這是對摩爾定律的一種超越。”湯立人指出,“當采用新一代工藝時,裸片越大良率越低,并且成指數級下降。一般來說,需要1-2年時間才能將良率提升到較高的水平。然而,如果芯片尺寸小的話,良率就很容易提升。所以,如果能采用幾個小尺寸的FPGA集成在一起,就可在大幅提升容量和性能的情況下,成本也能很好的控制,同時功耗和性能都得到提升。”通過SSI技術,新推出的Virtex-7 2000T FPGA集成68億顆晶體管,相當于2000 萬門的ASIC。對于客戶而言,其重大意義在于如果沒有采用這種新的技術,至少要等演進到下一代工藝技術,才有可能在單個FPGA中實現如此大的晶體管容量。現在不必采用 ASIC,單個FPGA 解決方案就能達到3-5個 FPGA 解決方案的功能,因而可大幅降低成本。“我們將客戶進行原型設計和構建系統仿真器的時間至少可以提前一年。”他稱。這對于無線通信、光通信核心領域需要大規模ASIC的廠商來說,是一個很大的利好,因為現在開一顆28nm的ASIC大約需要5000萬美元。除了這些極高端通信應用外,賽靈思亞太區銷售及市場總監張宇清透露:“現在有日本廠商拿它去設計裸眼3D的電視機核心芯片,因為要用到多目觀看時算法會相當復雜,Virtex-7 2000T正好滿足他們的要求。”據悉現在Virtex-7 2000T已獲得超過2000個設計定單,首批工程樣片也已開始供貨。
“對于用戶來說,堆疊硅片互聯(SSI)芯片就相當于一個大的FPGA芯片,對用戶完全透明。”張宇清解釋,“賽靈思的ISE設計套件可自動將設計分配到 FPGA 芯片中,無需任何用戶干預。如果需要,客戶也可在特定FPGA芯片中進行邏輯布局規劃。如果用戶沒有要求,軟件工具可讓算法智能地在 FPGA 芯片內放置相關邏輯,并遵循芯片間和芯片內的連接和時序規則。支持新型SSI封裝的ISE設計工具已面向早期使用客戶提供。我們還提供了一些設計規則檢查 (DRC) 和軟件信息,指導用戶如何為新型 FPGA 芯片間的邏輯進行布局布線。”
評論
查看更多