28nm FPGA實現(xiàn)的28Gbps串行收發(fā)器(Serdes)競爭格局今天出現(xiàn)了戲劇性的變化，一直落在后頭的賽靈思公司(Xilinx)突然高調宣布推出具有16個28Gbps串行收發(fā)器的Virtex-7 HT FPGA，并宣稱無論在28Gbps Serdes數(shù)量、帶寬、邏輯門數(shù)和存儲器容量指標上都已大幅領先其主要競爭對手。

　　Xilinx公司Serial IO高級產品市場經理Panch Chandrasekaran說：“盡管我們的主要競爭對手在新聞稿中對外宣稱其28nm FPGA實現(xiàn)了66個28Gbps收發(fā)器，但實際上他們至今給客戶演示的28nm FPGA只有4個28Gbps收發(fā)器(實際性能只有25Gbps)。Virtex-7 HT系列FPGA的性能更勝一籌，28Gbps收發(fā)器數(shù)量是他們的4倍、實現(xiàn)總帶寬是他們的2.8倍、邏輯門數(shù)是他們的1.4倍、存儲器容量是他們的1.3倍。”

　　全球著名的信號完整性專家Howard Johnson博士在賽靈思官網上發(fā)布的一段視頻中對Virtex-7 HT FPGA的28Gbps串行接收器進行了演示，該演示采用實際的PRBS31模式，并獲得了非常完美的眼圖，顯示其傳輸信號的質量非常好，幾乎沒有什么抖動。而其競爭對手在其網站上公布的25Gbps串行收發(fā)器性能演示眼圖，開眼率不到Xilinx的1/2，而且信號質量不好，抖動較厲害。

　　Virtex-7 HT系列FPGA具有16個28Gbps收發(fā)器和72個13Gbps收發(fā)器，主要針對下一代100-400Gbps高帶寬網絡應用。該系列FPGA使得通信設備商可以開發(fā)更高集成度和帶寬效率的系統(tǒng)，以滿足全球有線基礎設施和數(shù)據(jù)中心對帶寬的爆炸性需求。該系列FPGA器件集成了業(yè)內最高速度和最低的收發(fā)器時鐘抖動性能(滿足CEI-28G標準)，同時還支持最嚴苛的光學及背板協(xié)議(如SFP+和CFP)。

　　Linley Group高級分析師Joseph Byrne表示：“全球通信行業(yè)對IP流量的期望值正在從目前約15EB/月上升至64EB/月，這大大刺激了行業(yè)對SoC解決方案提出了更高的帶寬需求。Virtex-7 HT能夠推動光纖以及其它現(xiàn)有基礎設施部署，具有更卓越的信號完整性和低功耗的高速信號。隨著通信行業(yè)對更大容量的需求，交換機和路由器接口速度正在從10Gbps向100Gbps發(fā)展，隨之而來的則是對芯片到光纖、芯片到背板及芯片到芯片接口速度日趨高昂的需求。基于上述原因，賽靈思在研發(fā)具有28Gbps收發(fā)器的Virtex-7 HT FPGA時，一直致力于功耗平衡、性能、以及光纖抖動約束和集成等重要性能。”

　　根據(jù)富士通的研究報告，在同等功耗條件下，通信系統(tǒng)帶寬需求基本上是每三年容量擴大2倍。例如，2008年時，一個交換機機柜提供480Gbps帶寬，它里面插了48個SFP+端口刀片服務器，每個刀片服務器采用1個10GbE輸出，此時每個刀片間隔15mm，總功耗為48W。這樣一個交換機柜需要48根光纖連接，而且由于間隔很窄，因此風冷效果不是很好，可靠性受到不利影響。

　　為了加大散熱間隔和減少光纖數(shù)(降低成本)，目前在同樣尺寸機柜里采用4個CFP端口刀片服務器，每個刀片服務器提供100GbE輸出，每個CFP采用10個10GbE輸入，這樣既可以將總系統(tǒng)帶寬提供到400Gbps，而且可以將間隔減到84mm，唯一的缺點是功耗會提升到60W。

　　由于到2011年，每個交換機柜的總帶寬需要提升到800Gbps，目前業(yè)內考慮用8個CFP2端口刀片服務器來代替4個CFP刀片，這樣可在維持功耗不變情況下將帶寬提升到800Gbps，而且間隔還可維持在較寬的42mm，唯一不足是光纖數(shù)需要略微提高到8根。

　　不過，每個CFP2端口要求的輸入是4×25Gbps，因此只能采用28nm FPGA方式來實現(xiàn)，因為目前只有28nm FPGA能提供28Gbps收發(fā)器。博通目前最大的PHY是4端口的10GbE PHY。

　　由于到2014年總帶寬將提升到1.9Tbps，每個CFP2端口線路卡需要提供400Gbps帶寬。開發(fā)400Gbps線路卡的客戶希望部署能夠在輸入端支持16×28Gbps帶寬的單芯片解決方案，以便連接四個400Gbps CFP2光纖模塊，從而實現(xiàn)最佳的系統(tǒng)功耗密度。

　　這些系統(tǒng)還需要能夠在48和72個10.3125Gbps 收發(fā)器之間以200Gbps或400Gbps 速率連接多個NPU或ASIC的接口。除了給Virtex-7 HT FPGA提供16×28Gbps的帶寬，賽靈思還為器件提供4或8個28Gbps收發(fā)器，以支持100Gbps和200Gbps應用。

　　Panch表示：“每隔三年實現(xiàn)總帶寬的翻番，目前看來只能利用FPGA 28Gbps收發(fā)器來實現(xiàn)，專門為此開一個ASSP芯片既劃不來也來不及。”

　　他說，目前只有FPGA能夠提供400G單芯片實現(xiàn)方案，客戶可以率先用FPGA向市場推出400GbE接口方案，而且無需外部PHY。

　　內置4-16個符合OIF CEI-28G 標準(光互聯(lián)論壇的28Gbps通用電氣輸入輸出規(guī)范)的28Gbps收發(fā)器，Virtex-7 HT FPGA致力于為用于下一代100-400Gbs 系統(tǒng)線路卡的CFP2 和QSFP2光纖模塊提供接入互聯(lián)。Virtex-7 HT FPGA還擁有多達72個13.1Gbps收發(fā)器，能夠提供高達2.8Tbps的全雙工吞吐量。

　　Finisar公司高速光纖模塊市場營銷總監(jiān) Christian Urricariet 表示：“為了滿足日益增長的帶寬需求，我們預計通信設備廠商將采用新的CFP2型光纖模塊來設計新一代 100和400Gbps 系統(tǒng)。這將最大限度地提高面板的帶寬密度，同時優(yōu)化現(xiàn)有產品的功耗預算。我們與賽靈思的合作成果表明，其低抖動單片解決方案能夠在FPGA和CFP2模塊之間建立直接的28Gbps連接，從而簡化更高端口密度的部署流程。”

　　Virtex-7 HT FPGA的功能組合支持廣泛的應用，例如：從包含290,000個邏輯單元的低成本100G“智能變速箱”芯片到包含870,000個邏輯單元的全球首款400Gbps FPGA，其中支持100Gbps、2×100Gbps或400Gbps接口、高效連接、基于3Gbps或 6Gbps的傳統(tǒng)系統(tǒng)端接口和10Gbps ASIC及ASSP芯片等應用。

　　這意味著Virtex-7 HT FPGA可用于多種應用，例如：支持 OTU-4(光傳輸單元)轉發(fā)器、復用轉發(fā)器或SAR(業(yè)務匯聚路由器)的100Gbps線路卡、面向高速數(shù)據(jù)處理的低成本 120Gbps包處理線路卡、多100G以太網端口橋、400Gbps以太網線路卡、符合19.6Gbps CPRI(通用公共無線電接口)基站和遠程無線電前端、以及100Gbps和400Gpbs 測試設備。