xilinx verilog語(yǔ)法技巧 一 硬件描述語(yǔ)言（HDL）編碼技術(shù)讓您： ?描述數(shù)字邏輯電路中最常見(jiàn)的功能。 ?充分利用Xilinx?器件的架構(gòu)特性。 1 Flip-Flops
2020-12-13 10:29:00
3065 ，下面就針對(duì)10Mbps到100Gbps的不同接口進(jìn)行介紹，最后介紹一下PHY芯片的控制接口MDIO BUS。 1、MII接口 100Mbps速率下，時(shí)鐘頻率為25MHz，10M
2020-10-08 00:09:008774 
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Verilog HDL 基本語(yǔ)法
2017-12-08 14:39:50
本帖最后由 IC那些事兒 于 2020-11-30 19:05 編輯
Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對(duì)象
2020-11-30 19:03:38
前不久學(xué)FPGA，找到的verilog的教程 第1章 簡(jiǎn) 介 本章介紹Verilog HDL語(yǔ)言的發(fā)展歷史和它的主要能力。 1.1什么是Verilog HDL？ Verilog HDL是一種硬件描述
2018-07-03 05:19:30
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述
2019-09-06 09:14:16
Verilog HDL的語(yǔ)法，希望能幫助正在學(xué)習(xí)或者要用到的朋友
2014-05-25 14:10:04
Verilog HDL硬件描述語(yǔ)言
2013-01-13 14:40:20
Verilog HDL硬件描述語(yǔ)言（非常經(jīng)典的教材）FPGA軟件無(wú)線電開(kāi)發(fā)（全階視頻教程+開(kāi)發(fā)板+實(shí)例）詳情鏈接：http://url.elecfans.com/u/5e4a12f2ba
2013-07-22 14:50:03
本合集資料包括：1.Verilog HDL程序設(shè)計(jì)實(shí)例詳解2.Verilog HDL經(jīng)典教程3.Verilog HDL實(shí)驗(yàn)練習(xí)與語(yǔ)法手冊(cè)4.Verilog HDL硬件描述語(yǔ)言
2020-08-21 10:06:20
Verilog HDL語(yǔ)言100例詳解希望對(duì)大家有所幫助
2016-09-01 15:58:09
嵌入式開(kāi)發(fā)Verilog教程（二）——Verilog HDL設(shè)計(jì)方法概述前言一、Verilog HDL語(yǔ)言簡(jiǎn)介1.1 Verilog HDL語(yǔ)言是什么1.2前言在數(shù)字邏輯設(shè)計(jì)領(lǐng)域，迫切需要一種共同
2021-11-08 09:30:31
Verilog_HDL硬件描述語(yǔ)言 FPGA的資料
2013-02-26 14:03:42
verilog+hdl硬件描述語(yǔ)言 初學(xué)者的福音 幫助廣大初學(xué)者步入此行
2013-08-12 23:47:12
1995年的情況 —— 當(dāng)時(shí)已是“快速以太網(wǎng)”時(shí)代，其中額定數(shù)據(jù)速率可高達(dá)100Mbps。作為該技術(shù)熱潮的一部分，美國(guó)國(guó)家半導(dǎo)體公司（National Semiconductor）創(chuàng)建了業(yè)界首個(gè)10
2022-11-18 07:44:20
使用FPGA+PHY，實(shí)現(xiàn)了類(lèi)似AX88796B的功能，100Mbps有需要的查看，有問(wèn)題提出寶貴意見(jiàn)
2016-01-22 10:14:05
嗨，我正在嘗試在ML605上測(cè)試以太網(wǎng)RGMII MAC核，我嘗試使用MAC核和我的示例設(shè)計(jì)在1Gbps鏈路上測(cè)試正常，但是當(dāng)我將鏈路速度更改為100Mbps或10 Mbps測(cè)試失敗時(shí)（DUP和100Mbps或10Mbps LED亮起，RX LED亮起但TX LED始終關(guān)閉）。什么可能是我的錯(cuò)誤..
2019-09-17 09:36:28
。以太網(wǎng)接口eqos(eth1)在100/1000M自動(dòng)協(xié)商模式和force模式下也能正常工作，但在10M時(shí)無(wú)論是auto-negotiate模式還是force模式都無(wú)法ping通，在10M時(shí)鏈路可以正常
2023-03-22 06:06:59
引腳：41 28 27 26
邏輯：0 1 0 1
從板載 PHY（此處）第 10 頁(yè)，這是否意味著板：
是否已永久配置為僅使用 100Mbps（全雙工）的 FIBER MODE？
是支持10Mbps自協(xié)商還是只支持100Mbps？
為了分析，我附上了個(gè)性板原理圖。
2023-05-25 07:56:36
用了原子的例程N(yùn)ETCONN的TCP服務(wù)器端，100M沒(méi)問(wèn)題但如果客戶端降到10M就不行了，這個(gè)程序里除了沒(méi)用DHCP別的沒(méi)改。這個(gè)10M和100M自適應(yīng)的功能是程序的功能還是硬件實(shí)現(xiàn)？還有就是斷網(wǎng)時(shí)間長(zhǎng)了，需要重新上電才好用。
2019-08-27 21:15:39
。Verilog HDL 之所以成為和 VHDL 并駕齊驅(qū)的硬件描述語(yǔ)言，是因?yàn)樗哂腥缦绿攸c(diǎn)：? 基本邏輯門(mén)和開(kāi)關(guān)級(jí)基本結(jié)構(gòu)模型都內(nèi)置在語(yǔ)言中；? 可采用多種方式對(duì)設(shè)計(jì)建模，這些方式包括行為描述方式
2018-09-18 09:33:31
大家好，我想在帶有 IMXRT1170 的定制板上使用 2 位精簡(jiǎn) MII (RMII)100/100Mbps 以太網(wǎng)。以下是我的查詢(xún)1> 我找不到 10/100Mbps 以太網(wǎng)的示例代碼
2023-03-22 06:09:13
Verilog模型有哪幾種？Verilog HDL模型是由哪些模塊構(gòu)成的？如何用Verilog HDL語(yǔ)言描述D型主從觸發(fā)器模塊？
2021-10-19 08:36:32
描述語(yǔ)言（Hardware Description Language，HDL）有VHDL和Verilog HDL。兩者的應(yīng)用廣泛，都能夠通過(guò)程序描述電路的功能，從而進(jìn)行數(shù)字電路的設(shè)計(jì)。由于Verilog
2022-04-19 14:40:04
本設(shè)計(jì)采用Atan公司的交換芯片AT89818作為核心芯片，用AT89C52作為系統(tǒng)設(shè)置和配置的芯片設(shè)計(jì)10M/100M以太網(wǎng)交換機(jī)。
2021-05-28 07:13:09
MII接口模式連接以太網(wǎng)CTLR單芯片10Mbps / 100Mbps
2020-07-15 09:27:57
DP83848K 以太網(wǎng) PHY 收發(fā)器器件的先進(jìn)功能，支持 10/100 Base-T，并符合 IEEE 802.3 標(biāo)準(zhǔn)。整個(gè)參考設(shè)計(jì)采用單電源（采用板載穩(wěn)壓器的情況下為 5V，否則為 3.3V）工作。以太
2018-12-19 14:39:27
DP83848K 以太網(wǎng) PHY 收發(fā)器器件的先進(jìn)功能，支持 10/100 Base-T，并符合 IEEE 802.3 標(biāo)準(zhǔn)。整個(gè)參考設(shè)計(jì)采用單電源（采用板載穩(wěn)壓器的情況下為 5V，否則為 3.3V）工作。以太
2015-04-28 11:45:21
樓主是學(xué)生，現(xiàn)在有一個(gè)項(xiàng)目需要基于FPGA用網(wǎng)線進(jìn)行100Mbps速度的數(shù)據(jù)傳輸，協(xié)議是自定義的。現(xiàn)在剛開(kāi)始實(shí)驗(yàn)，我想直接試一下FPGA最小系統(tǒng)，網(wǎng)絡(luò)變壓器，RJ45，然后通過(guò)網(wǎng)線通到另一塊相同的板
2018-04-18 16:06:01
Verilog HDL Synthesis (A Practical Primer)
2009-02-12 09:36:24
40 DM9101是Davicom公司開(kāi)發(fā)研制的基于10/100Mbps以太網(wǎng)物理層的單片低功耗收發(fā)器,文中介紹了DM9101的特點(diǎn)、引腳功能和工作原理,并給出了一種典型的應(yīng)用設(shè)計(jì)電路.
2009-04-24 17:29:3872 Verilog HDL 綜合實(shí)用教程第1章 基礎(chǔ)知識(shí)第2章 從Verilog結(jié)構(gòu)到邏輯門(mén)第3章 建模示例第4章 模型的優(yōu)化第5章 驗(yàn)證附錄A 可綜合的語(yǔ)言結(jié)構(gòu)附錄B 通用庫(kù)
2009-07-20 11:21:1386 采用 Verilog HDL 語(yǔ)言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog HDL語(yǔ)言的優(yōu)越性.關(guān)鍵詞
2009-08-21 10:50:0569 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)本書(shū)從實(shí)用的角度介紹了硬件描述語(yǔ)言Verilog-HDL。通過(guò)動(dòng)手實(shí)踐,體驗(yàn)Verilog-HDL的語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡(jiǎn)單的實(shí)例列舉了Verilog-HDL的用法;
2009-11-14 22:57:40146 Verilog HDL 華為入門(mén)教程
本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能
2010-02-11 08:35:38140 Verilog HDL入門(mén)教程(華為絕密資料)
本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的
2010-04-02 11:52:210 介紹了一種10M/ 100M 以太網(wǎng)控制器的實(shí)現(xiàn)方法,該控制器以FIFO 作為幀緩存,通過(guò)程序設(shè)計(jì)實(shí)現(xiàn)10M/ 100M 自適應(yīng),設(shè)計(jì)中采用WS 接口,提高了設(shè)計(jì)的靈活行,可以實(shí)現(xiàn)與其他SOC 的互連[1 ] ,該
2010-09-22 10:24:2185 LPC213X的10M以太網(wǎng)開(kāi)發(fā)板原理圖
開(kāi)發(fā)板電路圖
2010-10-19 16:52:17225 Verilog HDL練習(xí)題
2010-11-03 16:47:13193 什么是Verilog HDL？
Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
2009-01-18 14:53:263678 
Verilog HDL程序基本結(jié)構(gòu)與程序入門(mén)
Verilog HDL程序基本結(jié)構(gòu)
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的
2010-02-08 11:43:302185 Verilog HDL語(yǔ)言簡(jiǎn)介
1．什么是Verilog HDLVerilog HDL是硬件描述語(yǔ)言的一種，用于數(shù)
2010-02-09 08:59:333609 VHDL和Verilog HDL語(yǔ)言對(duì)比
Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語(yǔ)言，并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn)，Verilog HDL
2010-02-09 09:01:1710317 《Verilog HDL 程序設(shè)計(jì)教程》對(duì)Verilog HDL程序設(shè)計(jì)作了系統(tǒng)全面的介紹，以可綜合的設(shè)計(jì)為重點(diǎn)，同時(shí)對(duì)仿真和模擬也作了深入的闡述。《Verilog HDL 程序設(shè)計(jì)教程》以Verilog-1995標(biāo)準(zhǔn)為基礎(chǔ)
2011-09-22 15:53:360 Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)
2012-10-08 14:48:310 Verilog HDL 數(shù)字設(shè)計(jì)教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 內(nèi)容簡(jiǎn)介：介紹了Verilog HDL語(yǔ)言，狀態(tài)機(jī)設(shè)計(jì)，仿真，還有好幾個(gè)可綜合設(shè)計(jì)的舉例，除了
2012-11-28 13:43:11489 Verilog HDL程序設(shè)計(jì)與實(shí)踐著重介紹了Verilog HDL語(yǔ)言
2015-10-29 14:45:4721 Verilog HDL硬件描述語(yǔ)言
有需要的下來(lái)看看
2015-12-29 15:31:270 本章講述Verilog HDL中的結(jié)構(gòu)建模方式。結(jié)構(gòu)建模方式用以下三種實(shí)例語(yǔ)句描述，verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 14:58:2014 本章講述Verilog HDL為門(mén)級(jí)電路建模的能力，包括可以使用的內(nèi)置基本門(mén)和如何使用它們來(lái)進(jìn)行硬件描述。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 16:09:3218 本章介紹Verilog HDL語(yǔ)言的發(fā)展歷史和它的主要能力。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3214 本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語(yǔ)言中的兩種數(shù)據(jù)類(lèi)型。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 16:09:3216 本章描述Verilog HDL中的第三種建模方式，即行為建模方式。為充分使用Verilog HDL，一個(gè)模型可以包含所有上述三種建模方式。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3214 本章給出了一些用Verilog HDL編寫(xiě)的硬件建模實(shí)例。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3225 本章介紹了如何編寫(xiě)測(cè)試驗(yàn)證程序(test bench)。測(cè)試驗(yàn)證程序用于測(cè)試和驗(yàn)證設(shè)計(jì)的正確性。Verilog HDL提供強(qiáng)有力的結(jié)構(gòu)來(lái)說(shuō)明測(cè)試驗(yàn)證程序。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3217 Verilog HDL程序設(shè)計(jì)教程-人郵
2016-05-11 11:30:1934 Verilog_HDL教程,又需要的朋友下來(lái)看看
2016-05-11 17:30:150 Verilog+HDL實(shí)用教程-電科，下來(lái)看看。
2016-05-11 17:30:1534 Verilog_HDL語(yǔ)言的學(xué)習(xí)，為FPGA編程打下堅(jiān)實(shí)的基礎(chǔ)
2016-05-19 16:40:5212 Verilog HDL 華為入門(mén)教程
2016-06-03 16:57:5345 本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
2016-07-15 15:27:000 ；第4章至第6章主要討論如何合理地使用Verilog HDL語(yǔ)言描述高性能的可綜合電路；第7章和第8章重點(diǎn)介紹了如何編寫(xiě)測(cè)試激勵(lì)以及Verilog的仿真原理；第9章展望HDL語(yǔ)言的發(fā)展趨勢(shì)。
2016-10-10 17:04:40566 Verilog HDL硬件描述語(yǔ)言，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:1111 Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Discription Language），Verilog HDL語(yǔ)言是一種以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
2017-02-11 14:00:2035998 
100Mbps。作為該技術(shù)熱潮的一部分，美國(guó)國(guó)家半導(dǎo)體公司（National Semiconductor）創(chuàng)建了業(yè)界首個(gè)10/100Mbps以太網(wǎng)PHY，即便在今天，10/100Mbps仍是現(xiàn)代市場(chǎng)上
2018-06-08 03:29:004262 本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog HDL入門(mén)教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程。
2018-09-20 15:51:2680 本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
2019-02-11 08:00:0095 Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱(chēng)為模塊。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。
2019-03-08 14:29:1212094 Verilog HDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開(kāi)發(fā)出來(lái)的。
2019-11-13 07:03:003029 硬件描述語(yǔ)言基本語(yǔ)法和實(shí)踐
（1）VHDL 和Verilog HDL的各自特點(diǎn)和應(yīng)用范圍
（2）Verilog HDL基本結(jié)構(gòu)語(yǔ)言要素與語(yǔ)法規(guī)則
（3） Verilog HDL組合邏輯語(yǔ)句結(jié)構(gòu)
2019-07-03 17:36:0053 5家電信運(yùn)營(yíng)商中，定點(diǎn)測(cè)量網(wǎng)速超過(guò)100Mbps的，中華電信占62.5％、遠(yuǎn)傳電信49％、臺(tái)灣大44％、臺(tái)灣之星12％、亞太電信2.14％。
2020-04-18 09:39:471969 Verilog HDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2020-06-17 16:13:1112911 本書(shū)介紹了硬件描述和Verilog HDL概述、Verilog HDL的基本語(yǔ)法、Verilog HDL程序設(shè)計(jì)語(yǔ)句和描述方式、Verilog HDL對(duì)組合邏輯和時(shí)序邏輯的設(shè)計(jì)舉例、Verilog
2020-07-21 08:00:000 的是硬件描述語(yǔ)言。最為流行的硬件描述語(yǔ)言有兩種Verilog HDL/VHDL，均為IEEE標(biāo)準(zhǔn)。Verilog HDL具有C語(yǔ)言基礎(chǔ)就很容易上手，而VHDL語(yǔ)言則需要Ada編程基礎(chǔ)。另外Verilog
2020-09-01 11:47:094003 
學(xué)習(xí)內(nèi)容：使用HDL設(shè)計(jì)的先進(jìn)性，Verilog的主要用途，Ⅴerilog的歷史如何從抽象級(jí)（ levels of abstraction）理解，電路設(shè)計(jì)，Ⅴerilog描述
2020-10-29 17:30:3728 12月2日消息，西班牙政府宣布了將寬帶速度提高到100Mbps以上計(jì)劃的更多細(xì)節(jié)。
2020-12-04 09:21:411481 本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog教程之Verilog HDL程序設(shè)計(jì)語(yǔ)句和描述方式。
2020-12-09 11:24:2346 1、如何使用Verilog HDL描述可綜合電路 Verilog 有什么奇技淫巧？我想最重要的是理解其硬件特性。Verilog HDL語(yǔ)言?xún)H是對(duì)已知硬件電路的文本描述。所以編寫(xiě)前： 對(duì)所需實(shí)現(xiàn)的硬件
2021-04-04 11:19:003838 
ADIN1200：堅(jiān)固、工業(yè)、低功耗、10 Mbps和100 Mbps以太網(wǎng)PHY數(shù)據(jù)表
2021-04-17 19:36:046 ADIN1300：穩(wěn)健、工業(yè)、低延遲和低功耗10 Mbps、100 Mbps和1 Gbps以太網(wǎng)PHY產(chǎn)品手冊(cè)
2021-04-18 08:25:492 UG-1635：評(píng)估ADIN1300堅(jiān)固、工業(yè)、低延遲和低功耗10 Mbps、100 Mbps和1 Gbps以太網(wǎng)PHY
2021-04-18 09:48:1711 簡(jiǎn)單介紹Verilog HDL語(yǔ)言和仿真工具。
2021-05-06 16:17:10617 集成10/100/1000Mbps以太網(wǎng)收發(fā)器AR8031
2021-07-14 09:17:3116 Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語(yǔ)言，也可描述邏輯電路圖、邏輯表達(dá)式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語(yǔ)言。
2021-07-23 14:36:559911 Verilog HDL入門(mén)教程.pdf
2021-11-02 16:27:14108 Verilog HDL入門(mén)教程-Verilog HDL的基本語(yǔ)法
2022-01-07 09:23:42159 電子發(fā)燒友網(wǎng)站提供《符合EN55011、工業(yè)級(jí)溫度、10/100Mbps以太網(wǎng)PHY磚型參考設(shè)計(jì).zip》資料免費(fèi)下載
2022-09-05 15:25:090 Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱(chēng)為模塊。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。
2022-12-08 14:00:571928 以太網(wǎng)作為當(dāng)前最普遍的一種計(jì)算機(jī)網(wǎng)絡(luò)，經(jīng)過(guò)多年發(fā)展，從最初的10M速率發(fā)展至100Mbps、1000Mbps乃至10Gbps。當(dāng)中千兆以太網(wǎng)以傳輸速率高、高性能等特點(diǎn)，已經(jīng)廣泛應(yīng)用在電子、物聯(lián)網(wǎng)
2023-02-24 18:05:061290 我們生活在一個(gè)互聯(lián)的世界中，當(dāng)今全球有超過(guò)十億臺(tái)以太網(wǎng)設(shè)備。非常有趣的是，以太網(wǎng)如何從支持 10 Mbps 的簡(jiǎn)單標(biāo)準(zhǔn)發(fā)展到多種速度模式和無(wú)處不在的應(yīng)用。從傳統(tǒng)上以 10 倍速度跳躍（10M
2023-05-26 16:32:521061 
剛接觸數(shù)字集成電路設(shè)計(jì)，特別是Verilog HDL語(yǔ)言的同學(xué)，往往不理解什么時(shí)候變量需要設(shè)置為wire型，什么時(shí)候需要設(shè)置成reg型。
2023-07-13 15:53:26550 
節(jié)通過(guò)硬件描述語(yǔ)言Verilog HDL對(duì)二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)。
2023-08-28 09:54:341116 
電子發(fā)燒友網(wǎng)站提供《八進(jìn)制10/100 MBPS 快速以太網(wǎng)收發(fā)器RTL8208應(yīng)用介紹.pdf》資料免費(fèi)下載
2023-12-20 18:07:550
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論