TMS320VC5402A 定點(diǎn)數(shù)字信號處理器

數(shù)據(jù)： TMS320VC5402A Fixed-Point Digital Signal Processor 數(shù)據(jù)表

描述

TMS320VC5402A定點(diǎn)數(shù)字信號處理器（DSP）（以下簡稱5402A除非另有說明）基于先進(jìn)的改進(jìn)型哈佛架構(gòu)，有一個(gè)程序存儲器總線和三個(gè)數(shù)據(jù)存儲器總線。該處理器提供具有高度并行性的算術(shù)邏輯單元（ALU），專用硬件邏輯，片上存儲器和其他片上外設(shè)。該DSP的操作靈活性和速度的基礎(chǔ)是高度專業(yè)化的指令集。

獨(dú)立的程序和數(shù)據(jù)空間允許同時(shí)訪問程序指令和數(shù)據(jù)，提供高度的并行性。可以在單個(gè)周期中執(zhí)行兩個(gè)讀操作和一個(gè)寫操作。具有并行存儲和特定于應(yīng)用程序的指令的指令可以充分利用該架構(gòu)。此外，數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳輸。這種并行性支持一組強(qiáng)大的算術(shù)，邏輯和位操作操作，這些操作都可以在一個(gè)機(jī)器周期中執(zhí)行。 5402A還包括管理中斷的控制機(jī)制，

特性

具有三個(gè)獨(dú)立的16位數(shù)據(jù)存儲器總線和一個(gè)程序存儲器總線的高級多總線架構(gòu)
40位算術(shù)邏輯單元（ALU）包括一個(gè)40位桶形移位器和兩個(gè)獨(dú)立的40位累加器
17-×17位并行乘法器耦合到一個(gè)40位專用加法器，用于非流水線單周期乘法/累積（MAC）操作
比較，選擇和存儲單元（CSSU）以進(jìn)行維特比算子的添加/比較選擇
指數(shù)編碼器以計(jì)算40的指數(shù)值單周期位累加器值
具有8個(gè)輔助寄存器和2個(gè)輔助寄存器算術(shù)單元（ARAU）的兩個(gè)地址發(fā)生器
具有總線保持器功能的數(shù)據(jù)總線
8M×16位最大可尋址外部程序空間的擴(kuò)展尋址模式
16K x 16位片上RAM組成：
- 兩塊8K×16位開 - 芯片雙重訪問程序/數(shù)據(jù)RAM
1配置為程序存儲器的6K×16位片上ROM
增強(qiáng)型外部并行接口（XIO2）
程序代碼的單指令重復(fù)和塊重復(fù)操作
用于更好程序和數(shù)據(jù)管理的塊存儲器移動指令
使用32位長字操作數(shù)的指令
具有兩個(gè)或三個(gè)操作數(shù)讀取的指令
并行存儲和并行加載的算術(shù)指令
條件存儲指令
快速從中斷返回
片上外設(shè)
- 軟件可編程等待狀態(tài)發(fā)生器和可編程存儲區(qū)切換
- 具有內(nèi)部振蕩器或外部時(shí)鐘源的片上可編程鎖相環(huán)（PLL）時(shí)鐘發(fā)生器^（1）
- 一個(gè)16位定時(shí)器
- 六通道直接內(nèi)存訪問（DMA）控制器
- 三個(gè)多通道緩沖串行端口（McBSP）
- 8/16位增強(qiáng)型并行主機(jī)端口接口（HPI8 /16）
P
CLKOUT關(guān)閉控制以禁用CLKOUT
基于片上掃描的仿真邏輯，IEEE Std 1149.1 ^（2）（JTAG）邊界掃描邏輯
144針球柵陣列（BGA）[GGU后綴]
144針低剖面四方扁平封裝（ LQFP）（PGE后綴）
6.25-ns單周期定點(diǎn)指令執(zhí)行時(shí)間（160 MIPS）
3.3-VI /O電源電壓
1.6V核電源電壓

^（1）所有5402A器件均不提供片內(nèi)振蕩器。有關(guān)適用的器件，請參閱TMS320vC5402A數(shù)字信號處理器芯片勘誤表（文獻(xiàn)編號SPRZ018）
^（2） IEEE標(biāo)準(zhǔn)1149.1-1990標(biāo)準(zhǔn)測試訪問端口和邊界掃描架構(gòu)。
注意：本數(shù)據(jù)手冊旨在與TMS320C54x? DSP功能概述（文獻(xiàn)編號SPRU307）結(jié)合使用。

TMS320C54x，BGA，C54x，TMS320C5000，C5000，TMS320是Texas Instruments的商標(biāo)。
所有商標(biāo)均為其各自所有者的財(cái)產(chǎn)。