該器件是一款基于ARM926EJ-S和 C674x DSP 內核的低功耗應用處理器。 它的功率遠遠低于使用 TMS320C6000 平臺的其它 DSP 產品。

憑借全集成化混合處理器解決方案的極大靈活性，這款器件使得 OEM 和 ODM 公司能夠快速地向市場投放擁有牢固可靠的操作系統支持、豐富的用戶界面和高處理性能壽命的設備。

該器件的雙核架構兼具 DSP 和精簡指令集計算機 (RISC) 技術的優點， 采用了一個高性能 TMS320C674x DSP 內核及一個 ARM926EJ-S 內核。

ARM926EJ-S 是 32 位 RISC 處理器內核，可執行 32 位或 16 位指令和處理 32 位，16 位或 8 位數據。 該內核采用流水線結構，因此處理器和存儲器系統的所有部件能夠連續運作。

ARM 內核具有一個協處理器 15 (CP15)，保護模塊和具有表格后援緩沖器的數據和程序內存管理單元 (MMU)。 它具有分離的 16K 字節指令高速緩存和 16K 字節數據高速緩存。 這兩種高速緩存均與虛擬索引虛擬標簽 (VIVT) 四路關聯。 另外，ARM 內核還具有一個 8KB RAM （矢量表） 和 64KB ROM。

此器件的 DSP 核心使用 1 個基于 2 級快速緩存的架構。 1 級程序高速緩存 (L1P) 是 32KB 直接映射高速緩存，而 1 級數據高速緩存 (L1D) 則為 32KB 兩路組相關聯高速緩存。 2 級程序高速緩存 (L2P) 包含一個256KB 的內存空間，為程序空間和數據空間所共用。 L2 內存可被配置為映射內存、高速緩存或這兩者的組合。 雖然 DSP L2 可由ARM 和系統中的其他主機進行存取，但在不影響 DSP 的性能的情況下，可為其他主機提供額外的 128kB RAM 共享內存。

外設集包括：一個具有管理數據輸入/輸出 (MDIO) 模塊的 10/100Mb/s 以太網 MAC (EMAC)；一個 USB 2.0 OTG 接口；一個 USB 1.1 OHCI 接口；兩個集成電路間 (I2C) 總線接口； 一個具有16個串行化器和 FIFO 緩沖器的多通道音頻串行端口 (McASP)；兩個具有 FIFO 緩沖器的多通道緩沖串行端口 (McBSP)；兩個采用多種芯片選擇信號的 SPI接口；4個均可配置的 64 位通用定時器（其中一個可被配置為看門狗）；一個可配置的 16 位主機端口接口 (HPI)；多達 9 組具有可編程中斷/事件發生模式的 16 引腳通用輸入/輸出 (GPIO)，與其他外設進行多路復用；3個 UART接口（各具有RTS和 CTS）；兩個增強型高分辨率脈寬調制器 (eHRPWM) 外設；3 個可被配置為 3 個捕獲輸入或 3 個輔助脈寬調制器 (APWM) 輸出的 32 位增強型捕獲 (eCAP) 模塊外設；和兩個外部存儲器接口： 一個異步接口和用于較慢速內存或外設的 SDRAM 外部存儲器接口 (EMIFA)，以及一個高速 DDR2 / 移動 DDR 控制器。

以太網媒體存取控制器 (EMAC) 在設備和網絡之間提供了一個高效接口。 EMAC 支持 10Base-T 和 100Base-TX，即半雙工或全雙工模式中的 10M 比特/秒 (Mbps) 和 100Mbps。 此外，還為 PHY 配置提供了一個管理數據輸入/輸出 (MDIO) 接口。 EMAC 支持 MII 和 RMII 接口：

SATA 控制器提供了一個至海量數據存儲設備的高速接口。 SATA 控制器支持 SATA I (1.5Gbps) 和 SATA II (3.0Gbps)。

通用并行端口 (uPP) 提供了一個至多種類型的數據轉換器，現場可編程門陣列 (FPGA) 或其他并行器件的高速接口。 UPP 在兩個通道上均支持 8 位至 16 位的可編程數據寬度。 單倍數據速率和雙倍數據速率以及 START，ENABLE 和 WAIT 信號均得到支持，旨在提供對各種數據轉換器的控制。

該器件包括一個視頻端口接口 (VPIF)，從而提供了一種靈活的視頻輸入/輸出端口。

豐富的外設集提供了控制外圍設備以及與外部處理器進行通信的能力。 如需了解每種外設的詳細信息，請查閱本文件后面的有關章節以及相關聯的外設參考指南。

該器件擁有一套用于ARM 及DSP 的完整開發工具。 這些開發工具包括 C 語言編譯器、用于簡化程序設計和調度的 DSP 匯編優化器以及旨在將可視性引入源代碼執行的 Windows? 調試程序界面。