完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
數(shù)據(jù): 具有雙向控制通道的 DS90UB926Q-Q1 5 至 85MHz 24 位彩色 FPD-Link III 解串器 數(shù)據(jù)表 (Rev. D)
DS90UB926Q-Q1解串器與DS90UB925Q-Q1串行器配套使用,可提供完整的數(shù)字接口,以便在汽車顯示和圖像傳感應(yīng)用中實現(xiàn)對高速視頻,音頻和控制數(shù)據(jù)的并行傳輸應(yīng)用。
該芯片組將并行RGB視頻接口轉(zhuǎn)換為單對高速串行化接口.FPD-Link III串行總線方案支持通過單條差分鏈路實現(xiàn)高速正向數(shù)據(jù)傳輸和低速反向通道通信的全雙工控制。通過單個差分對整合視頻數(shù)據(jù)和控制可減小互連線尺寸和重量,同時還消除了偏差問題并簡化了系統(tǒng)設(shè)計。
DS90UB926Q-Q1解串器可恢復(fù)出RGB數(shù)據(jù),3個視頻控制信號以及4個同步的I2S音頻信號。器件會從高速串行數(shù)據(jù)流中提取出時鐘。輸出引腳會在傳輸數(shù)據(jù)流被鎖定時提供鏈路狀態(tài),而無需使用訓(xùn)練序列或特殊的SYNC(同步)模式,也不需要基準(zhǔn)時鐘。
DS90UB926Q-Q1解串器具有一個31位并行LVCMOS輸出接口,可針對RGB,視頻控制和音頻數(shù)據(jù)進行調(diào)整。輸出擴頻時鐘發(fā)生器(SSCG)和增強型漸進接通(EPTO )功能大大降低了電磁干擾(EMI)特性。
所有商標(biāo)均為其各自所有者的財產(chǎn)。
? |
---|
Function |
Color Depth (bpp) |
Pixel Clock Min (MHz) |
Pixel Clock (Max) (MHz) |
Input Compatibility |
Output Compatibility |
Features |
Signal Conditioning |
EMI Reduction |
Diagnostics |
Total Throughput (Mbps) |
Rating |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Pin/Package |
? |
DS90UB926Q-Q1 | DS90UB928Q-Q1 |
---|---|
Deserializer ? ? | Deserializer ? ? |
24 ? ? | 24 ? ? |
5 ? ? | 5 ? ? |
85 ? ? | 85 ? ? |
FPD-Link III LVDS ? ? | FPD-Link III LVDS ? ? |
LVCMOS ? ? | LVDS ? ? |
I2C Config I2S Audio ? ? | Dedicated GPIO I2C Config I2S Surround Audio Pattern Generator ? ? |
Adaptive Equalizer ? ? | Adaptive Equalizer ? ? |
SSCG Staggered Outputs ? ? | LVDS ? ? |
BIST ? ? | BIST ? ? |
2550 ? ? | 2550 ? ? |
Automotive ? ? | Automotive ? ? |
-40 to 105 ? ? | -40 to 105 ? ? |
WQFN ? ? | WQFN ? ? |
60WQFN: 81 mm2: 9 x 9(WQFN) ? ? | 48WQFN: 49 mm2: 7 x 7(WQFN) ? ? |
60WQFN ? ? | 48WQFN ? ? |