SN65LVDS95 LVDS serdes（串行器/解串器）發送器包含三個7位并行負載串行移位寄存器，一個7×時鐘合成器和四個單個集成電路中的低壓差分信號（LVDS）線路驅動器。這些功能允許21位單端LVTTL數據通過4對平衡線導體同步傳輸，以便由兼容接收器（如SN65LVDS96）接收。

發送時，數據位D0至D20各自在輸入時鐘信號（CLKIN）的上升沿加載到SN65LVDS95的寄存器中。 CLKIN的頻率乘以七次，然后用于在7位片中串行卸載數據寄存器。然后將三個串行流和鎖相時鐘（CLKOUT）輸出到LVDS輸出驅動器。 CLKOUT的頻率與輸入時鐘CLKIN相同。

SN65LVDS95無需外部元件，幾乎不需要控制。數據總線在發送器的輸入端和接收器的輸出端看起來相同，數據傳輸對用戶是透明的。唯一的用戶干預是可以使用關閉/清除（ SHTDN ）低電平有效輸入來禁止時鐘并關閉LVDS輸出驅動器以降低功耗消費。該信號的低電平將所有內部寄存器清除為低電平。