完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
數(shù)據(jù): SN65LVDS822 Flatlink? LVDS 接收器 數(shù)據(jù)表 (Rev. B)
SN65LVDS822是一種高級(jí)Flatlink低壓差分信號(hào)(LVDS)接收器,采用現(xiàn)代化CMOS工藝。該器件具有幾個(gè)獨(dú)特的功能,其中包括3個(gè)可選CMOS輸出轉(zhuǎn)換率,1.8V至3.3V的CMOS輸出電壓支持,一個(gè)引腳分配交換選項(xiàng),集成差分端接(可配置),一個(gè)自動(dòng)低功耗模式和4:27和2:27解串化模式。它與諸如SN75LVDS83B,SN65LVDS93A的TI FlatLink?發(fā)送器以及符合TIA /EIA 644-A標(biāo)準(zhǔn)的標(biāo)準(zhǔn)工業(yè)用LVDS發(fā)送器兼容。
SN65LVDS822特有一個(gè)自動(dòng)低功耗待機(jī)模式,當(dāng)LVDS時(shí)鐘被禁用時(shí)激活。此器件在將低壓施加到引腳SHTDN#上時(shí)進(jìn)入一個(gè)平均低功耗關(guān)斷模式。
SN65LVDS822采用48引腳7mm x 7mm塑料四方扁平無(wú)引線(QFN)封裝,封裝的焊球間距為0.5mm,并且可在-40°C至85°C的工業(yè)環(huán)境溫度范圍內(nèi)使用。
在標(biāo)準(zhǔn)7x模式下支持4MHz至54MHz的時(shí)鐘頻率范LVDS數(shù)據(jù)一同使用。對(duì)于56Mbps至378Mbps的LVDS的數(shù)據(jù)速率,此14x模式支持4MHz至27MHz的頻率.LVDS時(shí)鐘頻率始終與CMOS輸出時(shí)鐘頻率相匹配。為可,數(shù)據(jù)速率在28Mbps至378Mbps之間的LVDS數(shù)據(jù)一同使用。實(shí)現(xiàn)正常運(yùn)行,在時(shí)鐘線路上監(jiān)視直流共模電壓。此器件的設(shè)計(jì)可支持1/16 VGA(160×120)至1024×600范圍內(nèi)的分辨率,每秒60幀,24位彩色。
SN65LVDS822特有一個(gè)自動(dòng)低功耗待機(jī)模式,當(dāng)LVDS時(shí)鐘被禁用時(shí)激活。此器件在將低壓施加到引腳SHTDN#上時(shí)進(jìn)入平均低功耗關(guān)斷模式。在這兩個(gè)低功耗模式中,所有CMOS輸出驅(qū)動(dòng)為低電平。所有輸入引腳具有故障安全保護(hù)功能,此功能在電源電壓為高值且穩(wěn)定前,可防止器件損壞。
SN65LVDS822采用48引腳7mm x 7mm塑料四方扁平無(wú)引線(QFN)封裝,封裝的焊球間距為0.5mm,并且可在-40°C至85°C的工業(yè)環(huán)境溫范圍內(nèi)使用。
所有商標(biāo)均歸其所有專營(yíng)業(yè)主。
? |
---|
Protocols |
Function |
Parallel Bus Width (bits) |
Compression Ratio |
ESD (kV) |
Input Compatibility |
Output Compatibility |
Supply Voltage(s) (V) |
Data Throughput (Mbps) |
Rating |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Pin/Package |
? |
SN65LVDS822 |
---|
Channel-Link I ? ? |
Deserializer ? ? |
27 ? ? |
27 to 4 ? ? |
3 ? ? |
LVDS ? ? |
CMOS ? ? |
3.3 ? ? |
1458 ? ? |
Catalog ? ? |
-40 to 85 ? ? |
VQFN ? ? |
48VQFN: 49 mm2: 7 x 7(VQFN) ? ? |
48VQFN ? ? |