完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
數據: DS90CR481 / DS90CR482 48-Bit LVDS Channel Link SER/DES ? 65 - 112 MHz 數據表
DS90CR481發送器將48位CMOS /TTL數據轉換為8個LVDS(低壓差分信號)數據流。鎖相發送時鐘通過第九LVDS鏈路與數據流并行發送。發送時鐘的每個周期48比特的輸入數據被采樣和發送。 DS90CR482接收器將LVDS數據流轉換回48位LVCMOS /TTL數據。在112MHz的發送時鐘頻率下,以每LVDS數據信道672Mbps的速率發送48位TTL數據。使用112MHz時鐘,數據吞吐量為5.38Gbit /s(672Mbytes /s)。在112MHz的發送時鐘頻率下,以每LVDS數據信道672Mbps的速率發送48位TTL數據。使用66MHz時鐘,數據吞吐量為3.168Gbit /s(396Mbytes /s)。
數據線的多路復用可大幅減少電纜數量。長距離并行單端總線通常需要每個有源信號接地線(并且具有非常有限的噪聲抑制能力)。因此,對于48位寬的數據和一個時鐘,最多需要98個導體。有了這個Channel Link芯片組,只需要19個導體(8個數據對,1個時鐘對和至少1個接地)。這使得電纜寬度減少了80%,從而節省了系統成本,減少了連接器的物理尺寸和成本,并且由于電纜尺寸更小,降低了屏蔽要求。
48個CMOS /TTL輸入可以支持各種信號組合。例如,6個8位字或5個9位(字節+奇偶校驗)和3個控制。
DS90CR481 /DS90CR482芯片組比前幾代Channel Link器件有所改進,并提供更高的帶寬支持和更長的時間有三個增強區域的電纜驅動器。為了增加帶寬,最大時鐘速率增加到112 MHz,并提供8個串行LVDS輸出。通過用戶可選擇的預加重功能增強了電纜驅動,在過渡期間提供額外的輸出電流以抵消電纜負載效應。還提供了逐周期的可選DC平衡,以減少ISI(符號間干擾)。通過預加重和DC平衡,在電纜的接收器端提供低失真的眼圖。增加了電纜偏移校正功能,可以校對長至+/- 1 LVDS數據位時間(高達80 MHz時鐘頻率)的雙絞線偏移長電纜。這三項增強功能可以驅動長度超過5米的電纜。
芯片組是解決與寬,高速TTL接口相關的EMI和電纜尺寸問題的理想方法。
所有商標均為其各自所有者的財產。
? |
---|
Protocols |
Function |
Parallel Bus Width (bits) |
Compression Ratio |
ESD (kV) |
Input Compatibility |
Output Compatibility |
Supply Voltage(s) (V) |
Data Throughput (Mbps) |
Rating |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Pin/Package |
? |
DS90CR481 |
---|
Channel-Link I ? ? |
Serializer ? ? |
48 ? ? |
48 to 8 ? ? |
6 ? ? |
LVCMOS ? ? |
LVDS ? ? |
3.3 ? ? |
5376 ? ? |
Catalog ? ? |
-10 to 70 ? ? |
TQFP ? ? |
100TQFP: 256 mm2: 16 x 16(TQFP) ? ? |
100TQFP ? ? |
無樣片 |