該系列4路，8路或16路差分線路接收器（帶可選集成終端）實現了低壓差分信號的電氣特性（ LVDS）。這種信號技術降低了5 V差分標準電平（例如EIA /TIA-422B）的輸出電壓電平，以降低功率，提高開關速度，并允許使用3 V電源軌進行操作。

< p>任何差分接收器都提供有效的邏輯輸出狀態，在輸入共模電壓范圍內具有±100 mV的差分輸入電壓。輸入共模電壓范圍允許兩個LVDS節點之間的1 V接地電位差。此外，LVDS信號的高速切換幾乎總是需要在電纜或傳輸介質的接收端使用線路阻抗匹配電阻器。 LVDT產品通過將其與接收器集成來消除此外部電阻。

該器件和信號技術的預期應用是通過大約100Ω的受控阻抗介質進行點對點基帶數據傳輸。傳輸介質可以是印刷電路板跡線，背板或電纜。大量接收器集成在同一基板中，同時具有平衡信號的低脈沖偏移，允許對同步并行數據傳輸的時鐘和數據進行極其精確的定時對準。與其配套產品一起使用時，8通道或16通道驅動器（分別為SN65LVDS389或SN65LVDS387）在單邊沿時鐘系統中每秒可進行超過2億次數據傳輸，但功耗很小。

最終速率和數據傳輸距離取決于介質的衰減特性，與環境耦合的噪聲以及其他系統特性。