優(yōu)勢(shì)和特點(diǎn)

• 信噪比（SNR）：
  64.9 dBFS（fIN最高為70 MHz，250 MSPS）
• ENOB：10.4（fIN最高為70 MHz，250 MSPS，?1.0 dBFS）
• 無(wú)寄生動(dòng)態(tài)范圍（SFDR）：?79 dBc
  （fIN最高為70 MHz，250 MSPS，?1.0 dBFS）
• 出色的線性度：
  微分非線性（DNL）= ±0.3 LSB（典型值）
  積分非線性（INL）= ±0.5 LSB（典型值）
• 700 MHz全功率模擬帶寬
• 片內(nèi)基準(zhǔn)電壓源，無(wú)需外部去耦

• 集成輸入緩沖和采樣保持
• 低功耗
  434 mW（250 MSPS，LVDS SDR模式）
  400 mW（250 MSPS，LVDS DDR模式）
• 可編程輸入電壓范圍
  1.0 V至1.5 V，1.25 V（標(biāo)稱值）
• 采用1.8 V模擬和數(shù)字電源供電
• LVDS輸出，可選擇數(shù)據(jù)格式
  （偏移二進(jìn)制、二進(jìn)制補(bǔ)碼、格雷碼）
• 提供11位版本：AD923011BCPZ-200

產(chǎn)品詳情

AD9230是一款12位單芯片采樣模數(shù)轉(zhuǎn)換器（ADC），專門針對(duì)高性能、低功耗和易用性進(jìn)行了優(yōu)化。該產(chǎn)品的轉(zhuǎn)換速率最高可達(dá)250 MSPS，具有杰出的動(dòng)態(tài)性能，適合寬帶載波和寬帶系統(tǒng)使用。芯片上集成了全部必需功能，包括采樣保持（T/H）與基準(zhǔn)電壓源，可提供完整的信號(hào)轉(zhuǎn)換解決方案。

該ADC要求采用1.8 V模擬電源供電及差分時(shí)鐘信號(hào)，以便充分發(fā)揮其工作性能。數(shù)字輸出為L(zhǎng)VDS（ANSI-644）兼容，支持二進(jìn)制補(bǔ)碼、偏移二進(jìn)制或格雷碼格式。該ADC還提供數(shù)據(jù)時(shí)鐘輸出，用于正確進(jìn)行輸出數(shù)據(jù)定時(shí)。

AD9230采用先進(jìn)的CMOS工藝制造，提供56引腳LFCSP封裝，額定溫度范圍為-40°C至+85°C工業(yè)溫度范圍。

產(chǎn)品聚焦

1. 高性能：信噪比維持在64.9 dBFS （250 MSPS、70 MHz輸入）。
2. 低功耗：僅434 mW（250 MSPS）。
3. 易于使用：LVDS輸出數(shù)據(jù)和輸出時(shí)鐘信號(hào)允許與現(xiàn)行FPGA接口。片內(nèi)基準(zhǔn)電壓源和采樣保持功能使系統(tǒng)設(shè)計(jì)更靈活，采用1.8 V單電源則簡(jiǎn)化了系統(tǒng)電源設(shè)計(jì)。
4. 串行端口控制：標(biāo)準(zhǔn)串行端口接口支持各種產(chǎn)品功能，例如：數(shù)據(jù)格式化、時(shí)鐘占空比穩(wěn)定器禁用、省電模式、增益調(diào)整及生成輸出測(cè)試圖樣等。
5. 引腳兼容系列：如10位引腳兼容系列產(chǎn)品AD9211。

應(yīng)用

數(shù)據(jù)手冊(cè), Rev. 0, 2/07

方框圖