ADL5391 DC至2.0 GHz乘法器

優(yōu)勢和特點

超快對稱乘法器
- 功能：V_W = α × (V_X × V_Y)/1 V + V_Z
獨特的設計確保絕對的XY對稱
- 相同的X和Y幅度/時序響應
增益調(diào)整可調(diào)，α
直流耦合吞吐量，3 dB帶寬：2 GHz
可以使用單端或全差分輸入
低噪聲、高線性度
精確的恒溫增益調(diào)整
單電源供電（4.5 V至5.5 V，130 mA時）
低電流關斷模式
16引腳LFCSP

產(chǎn)品詳情

ADL5391是30年高級模擬乘法器產(chǎn)品的經(jīng)驗結(jié)晶。它提供經(jīng)現(xiàn)場驗證的同一個通用數(shù)學函數(shù)，從而為函數(shù)合成提供出色的多功能性：

V_W= α × (V_Xx V_Y)/1 V + V_Z

ADL5391的最重大改進是采用了新型乘法器內(nèi)核架構(gòu)，與1970年沿用至今的傳統(tǒng)類型相比，有顯著的不同。傳統(tǒng)結(jié)構(gòu)采用電流模式、跨導線性內(nèi)核，其X和Y輸入本質(zhì)上是非對稱的，導致相對幅度和時序存在對齊誤差，高頻時會出現(xiàn)問題。新型乘法器內(nèi)核通過為X和Y輸入提供對稱的信號路徑，消除了這些對齊誤差。Z輸入允許信號直接施加到輸出端。它可用來消除載波或施加靜態(tài)失調(diào)電壓。

全差分X、Y和Z輸入接口在±2 V電壓范圍內(nèi)可以工作，并可用于單端模式。用戶可在這些輸入端施加共模，使內(nèi)部設置的V_POS/2低至地。如果這些輸入采用交流耦合，其標稱電壓將為V_POS/2。這些輸入接口均具有500 ?輸入阻抗（頻率高達約700 MHz），并在2 GHz時降至50 ?。增益比例輸入GADJ，可用于對單位增益比例常數(shù)(α)進行微調(diào)。

差分輸出在V_POS/2共模下可具有±2 V擺幅，并且可以采用單端模式。輸出共模設計用于與另一個ADL5391的輸入直接接口。直流輕載以地為參考；不過，建議對重負載進行輸出交流耦合。

ENBL引腳可將ADL5391快速禁用至待機模式。它采用4.5 V至5.5 V電源供電，功耗約為130 mA。

ADL5391采用ADI公司專有的高性能、65 GHz、SOI互補、SiGe雙極性IC工藝制造。提供符合RoHS標準的16引腳、LFCSP封裝，工作溫度范圍為-40°C至+85°C。提供評估板。