MC100EP196B是一款可編程延遲芯片（PDC），主要用于時鐘偏移校正和時序調整。它提供差分NECL / PECL輸入轉換的可變延遲。它具有與EP195類似的架構，并具有使用FTUNE引腳進一步調節延遲的附加功能。 FTUNE輸入采用VCC至VEE的模擬電壓，將輸出延遲從0 ps微調至60 ps。延遲部分包括一個可編程的門和多路復用器矩陣，如邏輯圖所示，圖2. EP196B的延遲增量具有大約10 ps的數字可選分辨率和高達10.4 ns的凈范圍。所需的延遲由10個數據選擇輸入D（9：0）值選擇，并由LEN（引腳10）控制。 LEN上的低電平允許透明LOAD模式的實時延遲值為D（9：0）。 LEN上的低電平到高電平轉換將使LOCK和HOLD電流值對D（10：0）中的任何后續更改產生。與D0（LSB）到D9（MSB）相關的變化抽頭數的近似延遲值如表6和圖3所示。