LMK03328 器件是一款低噪聲時鐘發生器，具有兩個帶集成式 VCO、靈活時鐘分配和扇出的分數 N 頻率合成器，在片上 EEPROM 中存儲有引腳可選配置狀態。該器件可為各種千兆位級串行接口和數字器件提供多個時鐘，并通過替代多個振蕩器和時鐘分配器件來降低物料清單 (BOM) 成本、減小電路板面積、以及提高可靠性。超低抖動可降低高速串行鏈路中的比特誤碼率 (BER)。

對于每個鎖相環 (PLL)，可以選擇差分/單端時鐘或晶振輸入作為 PLL 基準時鐘。所選的 PLL 基準時鐘可用于將 VCO 頻率鎖定在基準輸入頻率的整數或小數倍。各 PLL 的 VCO 頻率可在 4.8GHz 到 5.4GHz 范圍內調整。兩個 PLL/VCO 的性能和功能相當。憑借 PLL，用戶可以根據應用需求靈活地選擇預定義或用戶定義的環路帶寬。每個 PLL 有一個后分頻器，分頻選項包括 2 分頻、3 分頻、4 分頻、5 分頻、6 分頻、7 分頻或 8 分頻。

所有輸出通道均可選擇經過 PLL 1 或 PLL 2 分頻的 VCO 時鐘作為輸出驅動器的時鐘源，用以設置最終輸出頻率。部分輸出通道還可以單獨選擇 PLL 1 或 PLL 2 的基準輸入作為將旁路至相應輸出緩沖器的備用時鐘源。8 位輸出分頻器支持 1 至 256（偶數或奇數）的分頻范圍，輸出頻率高達 1GHz，并且具有輸出相位同步功能。

所有輸出對均為以地為基準的 CML 驅動器，具有可編程擺幅，并且可通過交流耦合方式連接到低壓差分信號 (LVDS)、低壓正發射極耦合邏輯 (LVPECL) 或電流模式邏輯 (CML) 接收器。另外，所有輸出對還可以單獨配置為 HCSL 輸出或 2x 1.8V LVCMOS 輸出。與以電壓為基準的驅動器設計（例如，傳統的 LVDS 和 LVPECL 驅動器）相比，該輸出具有更低的功耗（1.8V 時）、更出色的性能和電源抗擾度、以及更少的電磁干擾 (EMI)。可通過 STATUS 引腳獲取兩個額外的 3.3V LVCMOS 輸出。這是一項可選特性，可在需要 3.3V LVCMOS 輸出及不需要器件狀態信號時使用。

該器件 具有 從片上的可編程 EEPROM 或預定義 ROM 存儲器進行自啟動的功能，可通過引腳控制提供多種可選自定義器件模式，且無需串行編程。器件寄存器和片上 EEPROM 設置均完全可通過 I²C 兼容串行接口編程。器件從地址可在 EEPROM 中編程，LSB 可使用 3 狀態引腳設置。

該器件提供有兩種頻率裕度選項，支持無毛刺脈沖運行，可為標準合規性和系統時序裕度測試等系統設計驗證測試 (DVT) 提供支持。通過在內部晶振 (XO) 上使用低成本可牽引晶振并選擇該輸入作為 PLL 合成器的基準，可支持精調頻率裕度（用 ppm 表示）。頻率裕度范圍取決于晶振的修整靈敏度和片上變容二極管范圍。XO 頻率裕度可通過引腳或 I²C 接口控制，靈活且易于使用。可通過在 I²C 接口更改輸出分配值，使粗糙頻率裕度（使用 % 表示）可用于任何輸出通道，此功能可同步關閉和重新啟動輸出時鐘，以防止分頻器更改時出現干擾或短脈沖。

內部電源調節功能提供出色的電源噪聲抑制 (PSNR)，降低了供電網絡的成本和復雜性。模擬和數字內核塊由 3.3V±5% 電源供電運行，輸出塊由 1.8V、2.5V、3.3V±5% 電源供電運行。