耐輻射且符合 JESD204C 標準的 30krad 超低噪聲 3.2GHz、15 路輸出時鐘抖動清除器
| Function | Dual-loop PLL, Ultra-low jitter clock generator |
| Number of outputs | 15 |
| RMS jitter (fs) | 54 |
| Output frequency (Max) (MHz) | 3255 |
| Input type | HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) |
| Output type | CML, HSDS, LVCMOS, LVDS, LVPECL |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI |
| Operating temperature range (C) | -55 to 125 |
- VID#：V62/22612
- 電離輻射總劑量 30krad（無 ELDRS）
- SEL 抗擾度 > 43MeV × cm2/mg
- SEFI 抗擾度 > 43MeV × cm2/mg
- 環境溫度范圍：-55°C 至 125°C
- 最高時鐘輸出頻率：3255MHz
- 多模式：雙 PLL、單 PLL 和時鐘分配
- 6GHz 外部 VCO 或分配輸入
- 超低噪聲（2500MHz 時）：
- 54fs RMS 抖動（12kHz 至 20MHz）
- 64fs RMS 抖動（100Hz 至 20MHz）
- –157.6dBc/Hz 本底噪聲
- 超低噪聲（3200MHz 時）：
- 61fs RMS 抖動（12kHz 至 20MHz）
- 67fs RMS 抖動（100Hz 至 100MHz）
- –156.5dBc/Hz 本底噪聲
- PLL2
- –230dBc/Hz PLL FOM
- –128dBc/Hz PLL 1/f
- 相位檢測器頻率高達 320MHz
- 兩個集成 VCO：2440MHz 至 2600MHz 和 2945MHz 至 3255MHz
- 多達 14 個差分器件時鐘
- CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可編程輸出
- 最多 1 個緩沖 VCXO/XO 輸出
- LVPECL、LVDS、2xLVCMOS 可編程輸出
- 1-1023 CLKOUT 分頻器
- 1-8191 SYSREF 分頻器
- SYSREF 時鐘 25ps 階躍模擬延遲
- 器件時鐘和 SYSREF 數字延遲和動態數字延遲
- PLL1 保持模式
- PLL1 或 PLL2 0 延遲
LMK04832-SEP 是一款適用于航天應用、支持 JEDEC JESD204B/C 的高性能時鐘調節器。
PLL2 可以配置 14 個時鐘輸出以驅動 7 個 JESD204B/C 轉換器或其他邏輯器件（使用器件和 SYSREF 時鐘）。SYSREF 可以通過直流和交流耦合提供。14 個輸出中的每一個輸出都可以單獨配置為用于傳統時鐘系統的高性能輸出（不限于 JESD204B/C 應用）。
無論有無 SYSREF 生成或重新計時，該器件都可以配置為在雙 PLL、單 PLL 或時鐘分配模式下運行。PLL2 可以使用內部或外部 VCO 工作。
高性能與多種特性（如功耗和性能權衡調節、雙 VCO、動態數字延遲和保持）相結合，可提供靈活的高性能時鐘樹。
