| Arm CPU | 1 Arm9 |
| Arm MHz (Max.) | 300 |
| Co-processor(s) | C674x DSP |
| CPU | 32-bit |
| Display type | 1 LCD |
| Protocols | Ethernet |
| Ethernet MAC | 1-Port 10/100 |
| Hardware accelerators | PRUSS |
| Operating system | Linux, RTOS |
| Security | Device identity, Memory protection |
| Rating | High Temp |
| Power supply solution | TPS65910 |
| Operating temperature range (C) | -55 to 175 |
- 重點內容
- 雙核片載系統 (SoC)
- 300MHz ARM926EJ-S 精簡指令集 (RISC) MPU
- 300MHz C674x? 超長指令字 (VLIW) 數字信號處理器 (DSP)
- TMS320C674x 定點/浮點 VLIW DSP 內核
- 增強型直接內存訪問控制器 3 (EDMA3)
- 128k 字節 RAM 共享內存
- 2 個外部存儲器接口
- 2 個外部存儲器接口模塊
- LCD 控制器
- 2 個串行外設接口 (SPI)
- 多媒體卡 (MMC)/安全數碼卡 (SD)
- 2 個主/從內部集成電路
- 1 個主機端口接口 (HPI)
- 具有集成型物理層 (PHY) (USB1) 的 USB 1.1 開放式主機控制器接口 （OHCI）（主機）
- 雙核片載系統 (SoC)
- 應用范圍
- 工業診斷工具
- 測試和測量
- 軍用聲納/雷達
- 醫療測量
- 專業音頻
- 潛孔鉆井業
- 軟件支持
- 德州儀器 (TI) 數字信號處理器 (DSP)/BIOS
- 芯片支持庫和 DSP 庫
- ARM926EJ-S 核心
- 32 位和 16 位 (Thumb?) 指令
- DSP 指令擴展
- 單周期媒介訪問層 (MAC)
- ARM Jazelle 技術
- 嵌入式 ICE-RT 用于實時調試
- ARM9 內存架構
- C674x 指令集特性
- 此 C67x+ 和 C64x+ ISA 拓展集。
- 高達 3648/2736 C674x 每秒百萬條指令 (MIPS)/每秒百萬個浮點運算 (MFLOPS)
- 可尋址字節（8/16/32/64 位數據）
- 8 位溢出保護
- 位域提取、設定、清空
- 正常化，飽和，位計數
- 緊湊 16 位指令
- C674x 2 級高速緩存存儲器架構
- 32K 字節 L1P 程序 RAM/高速緩存
- 32K 字節 L1D 數據 RAM/高速緩存
- 256K 字節 L2 統一映射 RAM/閃存
- 靈活 RAM/高速緩存分區（L1 和 L2）
- 1024KB L2 ROM
- 增強型直接內存訪問控制器 3 (EDMA3)：
- 2 個傳輸控制器
- 32 個獨立 DMA 通道
- 8 個快速 DMA 通道
- 可編程傳輸突發尺寸
- TMS320C674x? 定點/浮點 VLIW DSP 內核
- 支持非對齊的載入-存回架構
- 64 個通用寄存器（32 位）
- 6 個算術邏輯單元 (ALU)（32/64位）功能單位
- 支持 32 位整數，SP（IEEE 單精度 / 32 位）和DP（IEEE 雙精度 / 64 位）浮點
- 每時鐘支持高達 4 個 SP 加法，每 2 個時鐘支持 4 個 DP 加法
- 每周期支持多達 2 個浮點（SP 或者 DP）近似倒數或者平方根運算
- 2 個乘法功能單元
- 混合精度 IEEE 浮點乘法支持高達：
- 2 SP x SP -> SP 每時鐘
- 2 SP x SP -> DP 每 2 個時鐘
- 2 SP x DP -> DP 每 3 個時鐘
- 2 DP x DP -> DP 每 4 個時鐘
- 定點乘法每時鐘支持 2 個 32 x 32 位乘法，4個16 x 16 位乘法，或者 8 個 8 x 8 位乘法，和復雜乘法
- 混合精度 IEEE 浮點乘法支持高達：
- 指令壓縮減少代碼尺寸
- 所有指令所需條件
- 模塊環路
運行的硬件支持 - 受保護模式運行
- 對于錯誤檢測和程序重定向的額外支持
- 128k 字節 RAM 共享內存
- 3.3V LVCMOS IO（除了 USB 接口）
- 2 個外部存儲器接口：
- 擴展內存接口 A (EMIFA)
- NOR（8/16 位寬數據）
- NAND（8/16 位寬數據）
- 具有 128MB 地址空間的 16 位 SDRAM
- 擴展內存接口 B (EMIFB)
- 具有 256MB 地址空間的 32 位 或者 16 位 SDRAM
- 擴展內存接口 A (EMIFA)
- 3 個可配置 16550 字節 UART 模塊：
- 具有調制解調器 (Modem) 控制信號的 UART0
- 只在 UART0 上有自動流量控制信號 (CTS，RTS)
- 16 字節先進先出 (FIFO)
- 16x 或者 13x 過度采樣選項
- LCD 控制器
- 2 個分別具有 1 個芯片選擇的串行外設接口 (SPI)
- 具有安全數據 I/O (SDIO) 的 MMC/SD 接口
- 2 個主/從內部集成電路 (I2C Bus?)
- 一個具有針對高帶寬的 16 位寬多路復用地址/數據總線的主機端口接口 (HPI)
- 可編程實時單元子系統 (PRUSS)
- 2 個獨立可編程實時單元 (PRU) 內核
- 32 位載入/存回 RISC 架構
- 每內核 4K 字節指令 RAM
- 每核心 512 字節數據 RAM
- 為了省電，可通過軟件將 PRU 子系統 (PRUSS) 關閉
- 標準電源管理機制
- 時鐘選通
- 在一個單一 PSC 時鐘選通域下的完整子系統
- 專用中斷控制器
- 專用開關中心源
- 2 個獨立可編程實時單元 (PRU) 內核
- 具有集成型 PHY (USB1) 的 USB 1.1 OHCI （主機）
- 具有集成型 PHY (USB0) 的USB 2.0 如影隨形 (OTG) ：
- USB 2.0 高速/全速客戶端
- USB 2.0 高速/全速/低速主機
- 端點 0 （控制）
- 端點 1，2，3，4（控制，中斷，或者 ISOC）Rx 和 Tx
- 3 個多通道音頻串行端口：
- 6 個時鐘區域和 28 個串行數據引腳
- 支持時分復用 (TDM)，I2S，和相似格式
- 支持動態互聯網技術 (DIT)(McASP2)
- 用于發送和接收的 FIFO 緩沖器
- 10/100 Mb/s 以太網 MAC (EMAC)：
- 符合 IEEE 802.3 標準（只支持 3.3V I/O）
- 精簡的介質無關接口 (RMII) 介質無關接口
- 管理數據 I/O (MDIO) 模塊
- 具有 32kHz 振蕩器及分離電源軌的實時時鐘
- 溫度超過 125°C 時晶體振蕩器無效。 建議使用外部振蕩器。
- 1 個 64 位通用定時器（可配置為 2 個 32 位定時器）
- 1 個 64 位通用定時器/安全裝置定時器（可配置為 2 個 32 位定時器）
- 3 個增強型脈寬調制器 (eHRPWM)：
- 含周期和頻率控制的專用 16 位時基計數器
- 6 個單邊，6 個雙邊對稱或者 3 個雙邊不對稱輸出
- 死區生成
- 高頻載波的 PWM 斬波
- 可編程控制故障區輸入
- 3 個 32 位增強型捕捉模塊 (eCAP)：
- 可配置為 3 個捕捉輸入或者 3 個輔助脈寬調制器 (APWM) 輸出
- 高達 4 個事件時間戳的單脈沖捕捉
- 2 個 32 位增強型正交編碼器脈沖模塊 (eQEP)
- 176 個引腳 PowerPADTM 塑料四方扁平封裝（PTP 后綴），0.5mm 引腳中心距
- 高溫 (175°C) 應用
- 德州儀器 (TI) 的高溫產品使用高度優化且設計和工藝提升的硅芯片解決方案以大大提高擴展溫度范圍內的性能。 所有器件在最大額定溫度上可連續運行 1000 小時。
- 社區資源
- TI E2E 社區
- TI 嵌入式處理器維客
OMAPL137 是一款基于ARM926EJ-S 和C674x DSP 內核的低功率應用處理器它的功耗大大低于DSP 的 TMS320C6000 平臺上的其它產品。
OMAPL137 使原設備生產商(OEM) 和原設計廠商(ODM) 能夠快速將特有強健操作系統支持、豐富的用戶 接口、和在完全集成混合處理器解決方案的最大靈活性內范圍內具有高處理性能的器件推向市場。
OMAPL137 的雙核架構提供了DSP 和精簡指令集計算機(RISC) 技術優勢，這些技術包含高性能 TMS320C674x DSP 內核和一個ARM926EJ-S 內核。
ARM926EJ-S 是32 位RISC 處理器內核，可執行32 位或16 位指令和處理32 位、16 位或8 位數據。該 內核采用流水線結構，因此處理器和存儲器系統的所有部件能夠連續運作。
ARM 內核具有一個協處理器15 (CP15)、保護模塊、和具有表格后援緩沖器的數據和程序內存管理單元 (MMU)。它具有分離的16k 字節指令高速緩存和16k 字節數據高速緩存。這兩種高速緩存均與虛擬索引虛 擬標簽(VIVT) 四路關聯。另外，ARM 內核還具有一個8kB RAM （矢量表） 和64kB ROM。
OMAPL137 DSP 內核使用1 個兩級基于閃存的架構。1級程序高速緩存(L1P) 是32kB 直接映射高速緩 存，而1 級數據高速緩存(L1D) 則為32kB 兩路組相關高速緩存。2 級程序高速緩存(L2P) 包含一個 256KB 的內存空間，為程序空間和數據空間所共用。L2 內存可被配置為映射內存、高速緩存或這兩者的組 合。雖然DSP L2 可由ARM 或系統中的其他主機進行存取，但另外還提供了供其他主機使用的128kB RAM 共享內存，而不會影響DSP 的性能。
外設集包括：1 具有管理數據輸入/輸出(MDIO) 模塊的10/100 Mb/s 以太網MAC (EMAC)；2 個內部集成電 路(I2C) 接口；3 個分別具有16/12/4 個串行器和FIFO 緩沖器的多通道音頻串口(McASP)；2 個分別可進 行配置的64 位通用定時器（其中1 個可被配置為安全裝置）；1 個可配置的16 位主機端口接口(HPI)；高 達8 通道的具有可編程中斷/時間生成模式的16 引腳通用輸入/輸出(GPIO)，與其它外設復用；3 個UART 接口（其中一個具有RTS 和CTS）；3 個32 位增強型捕捉(eCAP) 模塊外設，此外設可被配置為3 個捕 捉輸入或者3 個輔助脈寬調制器(APWM) 輸出；2 個32 位增強型正交脈沖(eQEP) 外設；和2 個外部存儲 器接口；1 個用于速度較慢內存或者外設的異步和SDRAM 外部存儲器接口(EMIFA)，和1 個用于SDRAM 的較快速內存接口(EMIFB)。
以太網介質訪問控制器(EMAC) 在OMAP-L137 和網絡之間提供了1 個高效端口。EMAC 支持10Base-T 和100Base-TX，即半雙工或全雙工模式中的10M 比特/秒(Mbps) 和100Mbps。此外，還為PHY 配置提 供了一個管理數據輸入/輸出(MDIO) 接口。
HPI，I2C，SPI，USB1.1 和USB2.0 端口使得器件可以很容易地控制外設器件和/或者與主機處理器間的通 信。
豐富的外設集提供了控制外圍設備以及與外部處理器進行通信的能力。如需了解每種外設的詳細信息，請查 閱本文件后面的有關章節以及相關聯的外設參考指南。
此器件有一個用于包括此ARM 和DSP 的完整開發集。這個開發集包括C 編譯器，1 個用于簡化編程和時 序安排的DSP 匯編優化器，和1 個Windows? 調試器接口，此接口用于源代碼執行的可視性。
