AD6643是一款11位、200 MSPS/250 MSPS、雙通道中頻(IF)接收機，專門針對要求高動態范圍性能、低功耗和小尺寸的電信應用中支持多通道系統而設計。
該器件包括兩個高性能模數轉換器(ADC)和噪聲整形再量化器(NSR)數字模塊。每個ADC由多級、差分流水線架構組成，并集成了輸出糾錯邏輯，每個ADC差分流水線的第一級包含一個寬帶寬開關電容采樣網絡。集成基準電壓源可簡化設計考量。占空比穩定器(DCS)補償ADC時鐘占空比的波動，使轉換器保持出色的性能。
各ADC的輸出內部連接到NSR模塊。集成NSR電路能夠提高奈奎斯特帶寬內較小頻段的信噪比(SNR)性能。該器件支持兩種不同的輸出模式，通過SPI可以選擇輸出模式。如果使能NSR特性，則在處理ADC的輸出時，AD6643可以在有限的部分奈奎斯特帶寬內實現更高的SNR性能，同時保持11位輸出分辨率。
可以對NSR模塊進行編程，以提供采樣時鐘22%或33%的帶寬。例如，當采樣時鐘速率為185 MSPS時，在22%模式下，AD6643可以在40 MHz帶寬內實現最高75.5 dBFS的SNR；在33%模式下，它可以在60 MHz帶寬內實現最高73.7 dBFS的SNR。
禁用NSR模塊時，ADC數據直接以11位的分辨率提供給輸出端。這種工作模式下，AD6643能夠在整個奈奎斯特帶寬內實現最高66.5 dBFS的SNR。因此，AD6643可以用于電信應用，例如要求更寬帶寬的數字預失真觀測路徑。
經過數字信號處理后，多路復用輸出數據路由至一個11位輸出端口，最大數據速率為400 Mbps (DDR)。這些輸出設置為LVDS，支持ANSI-644電平。
AD6643接收器能夠對很寬的中頻頻譜進行數字化處理。各接收機設計用于同步接收不同的天線。該IF采樣架構與傳統的模擬技術或較低集成度的數字方法相比，能大幅度降低元件的成本和復雜度。
靈活的掉電選項可以明顯降低功耗。器件設置與控制的編程利用三線式SPI兼容型串行接口來完成；該接口提供多種工作模式，支持電路板級系統測試。
AD6643采用64引腳無鉛9 mm × 9 mm引腳架構芯片級封裝(LFCSP_VQ)，符合RoHS標準，額定溫度范圍為?40°C至+85°C工業溫度范圍。該產品受美國專利保護。
產品聚焦
- 兩款ADC均采用節省空間的9 mm × 9 mm × 0.85 mm、64引腳LFCSP小型封裝。
- 引腳可選的噪聲整形再量化器(NSR)功能，能夠在185 MSPS下帶寬降低至最大60 MHz時提高信噪比。
- LVDS數字輸出接口針對低成本FPGA系列而配置。
- 采用1.8 V單電源供電。
- 標準串行端口接口(SPI)支持各種產品特性和功能，例如：數據格式化（偏移二進制或二進制補碼）、NSR、掉電、測試模式以及基準電壓模式。
- 片內1到8整數輸入時鐘分頻器和多芯片同步功能支持廣泛的時鐘方案和多通道子系統。
應用
- 通信
- 分集無線電和智能天線(MIMO)系統
- 多模式數字接收器(3G)
- WCDMA, LTE, CDMA2000
- WiMAX, TD-SCDMA
- I/Q解調系統
- 通用軟件無線電
- 每個通道11位、250 MSPS輸出數據速率
- NSR使能時的性能
- NR：74.5 dBFS（55 MHz頻段、最高90 MHz、250 MSPS）
- SNR：72.0 dBFS（82 MHz頻段、最高90 MHz、250 MSPS）
- NSR禁用時的性能
- SNR：66.2 dBFS（最高90 MHz、250 MSPS）
- SFDR：85 dBc（最高185 MHz、250 MSPS）
- 總功耗：706 mW (200 MSPS)
- 1.8 V電源電壓
- LVDS（ANSI-644電平）輸出
- 1至8整數輸入時鐘分頻器（最大輸入頻率625 MHz）
- ADC內部基準電壓源
- 靈活的模擬輸入范圍
- 1.4 V p-p至2.0 V p-p（標稱值1.75 V p-p）
- 差分模擬輸入、400 MHz帶寬
- 95 dB通道隔離/串擾
- 串行端口控制
- 節能的關斷模式
AD6688
AD6684
AD6679
AD6676
AD6674-1000
AD6674-500
AD6674-750
AD6677
AD6673
AD6657A
AD6672
AD6641-500
AD6643-200
AD6643-250
AD6649
AD6642
AD6655-105
AD6655-125
AD6655-150
AD6655-80
AD6650
AD9864
AD9874
AD6600
