功能描述：

CY 7C1470BV25、CY7C1472BV25和CY7C1474BV25是2.5V 2M x 36/4M x 18/1M x 72同步流水線容發

無總線延遲的SRAM(NoBL)邏輯。

它們被設計成支持無限制的真正的背對背讀取或者沒有等待狀態的寫操作。

CY7C1470BV25,CY7C1472BV25和CY7C1474BV25配有啟用連續讀取或需要高級(NoBL)邏輯每個時鐘周期傳輸數據的寫操作。

此功能極大地提高了中的數據吞吐量需要頻繁讀寫轉換的系統。

這CY7C1470BV25、CY7C1472B V25和CY7C1474BV25是引腳兼容，功能等同于ZBT器件。.

所有同步輸入都通過由控制的輸入寄存器時鐘的上升沿。

所有數據輸出都通過輸出由時鐘_上升沿控制的寄存器。

時鐘輸入由時鐘使能(CEN)信號限定，當取消斷言會掛起操作并擴展前一個時鐘循環。

寫操作由字節寫選擇控制(BWa- -BWdCY7C1470BV25，頻帶寬度(Band為idth)a -BWbCY7C1472BV25和BWa-BWh對于CY7C1474BV25)和一個寫使能(WE)輸入。

所有寫入都在片內進行同步自定時寫電路。

三個同步芯片使能(CE1，CE2，CE3)和一 個--異步輸出使能(OE)提供了簡單的存儲選擇和輸出三態控制。

為了避兔總線競爭，在數據期間，輸出驅動器同步處于三態寫序列的一部分。

特征：

引腳兼容，功能等同于ZBT支持零等待狀態的250 MHz總線操作口可用的速度等級為250、200和167 MHz

內部自定時輸出緩沖控制。

無需使用異步操作環境=流水線操作的完全注冊(輸入和輸出)字節寫入能力2.5V單電源2.5V IO電源(VDDQ)

快速時鐘輸出時間口3.0 ns(對于250 MHz設備)時鐘使能(CEN)引腳暫停工作同步自定時寫入CY7C1470BV25. CY7C1472BV25提供JEDEC標準無鉛100引腳TQFP.無鉛非無鉛165引腳FBGA封裝。

CY7C1474BV25提供無鉛和非無鉛209引腳FBGA封裝a i 兼容EEE 1149.1 JTAG邊界掃描n 突發能力一 線性或交錯突發順序“ZZ睡眠模式選項和停止時鐘選項。

CY7C1010DV33-10VXIT

CY7C1019DV33-10ZSXIT

CY7C1018DV33-10VXIT

CY7C1020D-10VXIT

CY7C1470BV25-167BZXI

CY7C1472BV25-200AXC

CY7C1470BV25-167AXCT

CY7C1470BV25-250AXC

CY7C1472BV25-200AXCT