ADAU1861 是一款具有三個輸入和一個輸出的編解碼器，它整合了兩個數字信號處理器 (DSP)。從模擬輸入到 DSP 內核再到模擬輸出的路徑已針對低延遲進行優(yōu)化。
應用
- 汽車音頻系統(tǒng)
- 數字音效處理器
- 可編程的 FastDSP 音頻處理器
- 高達 768 kHz 的采樣率
- 雙二階濾波器、限制器、音量控制、混頻
- Tensilica HiFi 3z DSP 內核
- 每周期四 MAC：24 × 24 位乘法器和 64 位累加器
- 靈活的電源運行模式：24.576 MHz、49.152 MHz、73.728 MHz 和 98.304 MHz
- 336 kB 總存儲器
- JTAG 調試和回溯
- 低延遲 24 位 ADC 和 DAC
- 106 dB SNR（信號通過具有 A 加權濾波器的 ADC）
- 110 dB 綜合 SNR（信號通過具有 A 加權濾波器的 DAC 和耳機）
- 用于最大 24 級均衡器的可編程雙精度 MAC 引擎
- 8 kHz 至 768 kHz 的串行端口采樣率
- 模擬輸入至模擬輸出的群延時為5 μs (fS = 768 kHz)，帶 FastDSP 旁路（零指令）
- 3 個差分或單端模擬輸入，可配置為麥克風或線路輸入
- 8 個數字麥克風輸入
- 模擬差分音頻輸出可配置為線路輸出或麥克風驅動器
- 2 個 PDM 輸出通道
- 支持 30 kHz 至 36 MHz 范圍內任何輸入時鐘頻率的 PLL
- 4 通道異步采樣速率轉換器 (ASRC)
- 2 個 16 通道串行音頻端口，支持 I2S、左對齊、右對齊或高達 TDM16（在 Turbo 模式下為 TDM12）
- 8 個內插器和 8 個抽取器，具有靈活路由
- 電源
- 模擬 AVDD 為 1.8 V（典型值）
- 數字 I/O IOVDD 為 1.1 V 至 1.98 V
- 0.85V 至 1.21V 時的數字 DVDD
- 在 1.2 V 至 AVDD 下，耳機 HPVDD_L
- 控制/通訊接口
- I2C、SPI 或 UART 控制端口
- 主四路 SPI (QSPI)
- UART 通信端口
- 從 QSPI 閃存自啟動
- 靈活 GPIO 和 IRQ
- 64 引線框芯片規(guī)模 [LFCSP] 封裝，9 mm × 9 mm 和 0.85 mm 封裝高度
SSM6322
MAX9814
MAX9813H
MAX9813L
MAX4063
SSM2019
MAX4061
MAX4062
SSM2167
MAX4467
MAX4468
MAX4469
MAX4465
MAX4466
SSM2166
ADAU1861
