雙線性插值顧名思義是線性插值Pro，為了說明白什么是雙線性插值，首先得先從線性插值說起。那么什么又是線性呢？用數學課本上的話來說，兩個變量之間存在一次方函數關系，就稱它們之間存在線性關系。可能這么說有些太抽象，下面舉個生活中的例子來形象地說明一下線性插值。

將單線性插值升維成雙線性插值后，計算一個點的情況如下圖所示。首先藍色的點是水平方向單線性插值算出來的數，接著在垂直方向上2個藍色的點線性插值出紅色的點，經過兩次單線性插值之后就完成了雙線性插值的整個過程。

在計算機圖像的過程中，圖片放大有很多種不同的方法。速度最快的就是最鄰近法（簡單圖像縮放），它的原理就是直接把源圖像距離最近的像素點值填充到放大圖像的像素點。缺點就是會在放大圖片中出現很多的馬賽克，圖像放大非常不平滑。而雙線性插值的方法則是每個點都通過前文介紹的線性插值的方法計算出來的，圖片的縮放過程會比較平滑。下面的原理示意圖對比了2種過程的不同。

實際上，無論是像素點的選擇還是權重的計算都依賴源圖片和目標圖片長和寬像素點的比例關系。根據源圖片和目標圖片的比例關系可以先算出一個基礎系數（Base_Parameter）。但這并不意味著一個2*2的圖片擴大成4*4的圖片，比例系數就由2/4直接得到，因為雙線性插值的的點是指的每個像素點的中心點的值。

所以實際的比例關系計算應該是中心點距離的總和之間的比例關系，也就是像素點減一之后的比例關系。還是舉例說明的話，2*2的圖片擴大成4*4的圖片應該就是（2-1）/（4-1）這樣來得出比例關系。為了證明這個推導的正確性，下面是caffe里面interp層的c++代碼，可以從圖中看到的是選擇像素點的代碼，確實是需要進行減一操作的。

用3*3擴大成4*4的例子來舉例說明。根據上面推導出的公式可以得到這個過程中的基礎比例系數是（3-1）/（4-1）=0.67。如下圖所示，目標圖片的第二行第二列的點是由1，2，4，5四個點計算的。因為此時，選擇像素點行的參數為0.67*1=0.67沒有超過1且選擇像素點水平方向和垂直方向的參數為0.67*1=0.67沒有超過1。所以，參與計算的源圖片像素點。

是最左最上的2*2矩陣。到計算目標圖片的第二行第三列數時，水平方向的參數為0.67*2=1.34，這個值超過了1，所以源圖片水平2*2的矩陣要向右移動一個像素的位置。而垂直方向的參數還是0.67，故而垂直方向無需移動。參與運算的數就從1、2、4、5變為了2、3、5、6。

還是用3*3擴大成4*4的例子來舉例說明。現在需要計算0Base下（1，1）的數，也就是圖中黃色的像素點。由于它的行坐標和列坐標都為1，所以這層的計算參數需要分別將行和列的基礎系數乘1得到，也就是行為0.67，列為0.67。具體計算過程為1*(1-0.67)*(1-0.67) + 2*0.67(1-0.67) + 4*(1-0.67)*0.67 +5*0.67*0.67。其中紅字的部分就是權重的計算過程。

基礎系數的計算需要用到除法，然后每個像素點的計算參數計算需要用基礎系數和像素的index相乘來得到。在FPGA上，乘法是一件非常消耗資源的事，雖然Xilinx和Altera這樣的FPGA廠商會在每塊FPGA板上設計dsp來專門應對乘法、除法等復雜運算。但dsp的數量是十分有限的，dsp的使用水平很大程度上決定了整個FPGA的計算速度。

一個dsp可以當作一個乘法器使用，而一個除法器則需要多個DSP級聯組成。除此以外，除法器消耗的周期也是十分巨大的，這就意味著除了dsp之外，也需要增加很多寄存器來同步數據，這樣又會降低很多計算性能，還使得FPGA的布線更加困難。

FPGA之所以能提高神經網絡的運算速度，很重要的一個原因就是它是一個靈活可變的架構，無數不同的設計最終可以實現同樣的效果。雪湖之所以能在相對低端的板子上跑運算量巨大的網絡，本質的原因也是公司內部有著大量優秀的FPGA開發工程師。

通過對Interp代碼的仔細研究，工程師們發現了其中的計算規律。只要輸入和輸出的分辨率固定，基礎系數可以在FPGA外部提前算出，去掉除法器。同時，每個像素點的計算參數也會根據基礎系數提前算出，到時候通過導入二進制文件的方式進入FPGA的計算單元，減少DSP的使用。