（文章來源：OFweek）

四家公司（Atmel、賽普拉斯、Microchip和NXP）均可提供“膠連”邏輯，幫助減輕主處理器的負荷，或是無需使用外部邏輯。就提供的邏輯模塊類型和這些邏輯模塊彼此互聯的方式以及與定時器、UART和IO引腳等板載模塊互聯的方式而言，每家公司都采取了不同的方法。

因此有必要了解這些廠家各自是如何實現內部可編程邏輯的，以便為選擇最適合自己項目的解決方案做出最佳決策。只要一個簡單的內部AND或者OR門控就足以避免使用外部組件，或是改善CPU性能。所有四種方法都支持用定制邏輯門控輸入和輸出信號。這類方法可借助時鐘門控輸入，以便使用計數器測量外部時鐘頻率。這四類邏輯模塊均支持的一個簡單例子是一種調制UART輸出，使之用于IR通信的方法。在此例中，不僅有圖1所示的內部AND門控，還能夠將來自時鐘或計數器的信號及UARTTX輸出路由到AND門控。

AtmelXCL模塊內置兩個LUT（查找表）模塊，配套兩個8位定時器/計數器模塊。這兩個LUT不必連接到定時器/計數器模塊，而是與UART、EVENT模塊或IO引腳互聯。這兩個LUT可用作兩個獨立的2輸入單元或一個單獨的3輸入單元。該邏輯模塊可配置為組合邏輯。它們也可配置為順序邏輯功能，例如D觸發器、D鎖存器或RS鎖存器。由于能夠與其它邏輯模塊和IO引腳互聯，這些簡單的LUT模塊能夠方便地讓設計人員避免使用某些外部邏輯，或者節省CPU周期。例如AtmelXCL模塊應用手冊解釋了如何配置XCL模塊，以避免在產生額外CPU開銷或使用外部邏輯的情況下，為UART輸出提供曼徹斯特編碼。AVRXMEGAE器件內置一個XCL模塊。

MicrochipCLC允許用戶從八路輸入中選擇最多四個信號。這些輸入可以是兩個IO引腳、內部時鐘、外設或寄存器位的組合。這四個信號隨后路由到可編程邏輯模塊中。該邏輯模塊可編程為AND-OR、OR-XOR、4輸入AND、S-R鎖存器的8種組合之一，也可配置為4種其它觸發器組合之一。其中的實例之一演示了如何配置這些模塊以解碼正交信號。在不使用這些額外的邏輯模塊情況下，CPU需要以高得多的速率采樣信號，才能避免正處于轉換階段的信號發生偽旋轉，讓CPU只被有效轉換中斷。MicrochipPIC10（L）F320/322器件每個都包含一個CLC模塊，而每個CLC模塊都包含四個圖3所示的模塊。

NXP提供的用戶可配置邏輯被稱為模式匹配引擎。該邏輯模塊的輸入可選擇最大八個GPIO輸入。這八個輸入可為復雜的布爾表達生成乘積項。這些輸出可用于觸發中斷，驅動特殊IO引腳，或是路由到下一個邏輯模塊或slice。其它特性則支持上升或下降信號以及反相信號的邊緣檢測。該附加硬件經配置后，只有發生復雜（或簡單）事件組合時才中斷CPU。NXPLPC81x器件內置一個模式匹配引擎。

（責任編輯：fqj）