（文章來源：電子工程網(wǎng)）

FPGA架構(gòu)主要包括可配置邏輯塊CLB（Configurable Logic Block）、輸入輸出塊IOB（Input Output Block）、內(nèi)部連線（Interconnect）和其它內(nèi)嵌單元四個部分。CLB是FPGA的基本邏輯單元。實際數(shù)量和特性會依器件的不同而改變，但是每個CLB都包含一個由4或6個輸入、若干選擇電路（多路復(fù)用器等）和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣具有高度的靈活性，經(jīng)配置可以處理組合型邏輯、移位寄存器或 RAM。

FPGA可支持許多種I／O標(biāo)準(zhǔn)，因而可以為系統(tǒng)設(shè)計提供理想的接口橋接。FPGA 內(nèi)的I／O按bank分組，每個bank能獨立支持不同的I／O標(biāo)準(zhǔn)。目前最先進(jìn)的FPGA提供了十多個I／O bank，能夠提供靈活的I／O支持。

CLB 提供了邏輯性能，靈活的互連布線則負(fù)責(zé)在CLB和I／O之間傳遞信號。布線有幾種類型，從設(shè)計用于專門實現(xiàn) CLB 互連（短線資源）、到器件內(nèi)的高速水平和垂直長線（長線資源）、再到時鐘與其它全局信號的全局低skew布線（全局性專用布線資源）。一般，各廠家設(shè)計軟件會將互連布線任務(wù)隱藏起來，用戶根本看不到，從而大幅降低了設(shè)計復(fù)雜性。

內(nèi)嵌硬核單元包括RAM、DSP、DCM（數(shù)字時鐘管理模塊）及其它特定接口硬核等，F(xiàn)PGA器件內(nèi)部結(jié)構(gòu)如下示意圖。

一般來說，器件型號數(shù)字越大，表示器件能提供的邏輯資源規(guī)模越大。在FPGA器件選型時，用戶需要對照此表格，根據(jù)業(yè)務(wù)對邏輯資源（CLB）、內(nèi)部BlockRAM、接口（高速Serdes對數(shù)）、數(shù)字信號處理（DSP硬核數(shù)）以及今后擴(kuò)展等多方面的需求，綜合考慮項目最合適的邏輯器件。

FPGA的設(shè)計流程就是利用EDA開發(fā)軟件和編程工具對FPGA芯片進(jìn)行開發(fā)的過程。FPGA的開發(fā)流程一般如下圖所示，包括功能定義／器件選型、設(shè)計輸入、功能仿真、邏輯綜合、布局布線與實現(xiàn)、編程調(diào)試等主要步驟。

1、功能定義／器件選型：在FPGA設(shè)計項目開始之前，必須有系統(tǒng)功能的定義和模塊的劃分，另外就是要根據(jù)任務(wù)要求，如系統(tǒng)的功能和復(fù)雜度，對工作速度和器件本身的資源、成本、以及連線的可布性等方面進(jìn)行權(quán)衡，選擇合適的設(shè)計方案和合適的器件類型。

2、 設(shè)計輸入：設(shè)計輸入指使用硬件描述語言將所設(shè)計的系統(tǒng)或電路用代碼表述出來。最常用的硬件描述語言是Verilog HDL。

3、 功能仿真：功能仿真指在邏輯綜合之前對用戶所設(shè)計的電路進(jìn)行邏輯功能驗證。仿真前，需要搭建好測試平臺并準(zhǔn)備好測試激勵，仿真結(jié)果將會生成報告文件和輸出信號波形，從中便可以觀察各個節(jié)點信號的變化。如果發(fā)現(xiàn)錯誤，則返回設(shè)計修改邏輯設(shè)計。常用仿真工具有Model Tech公司的ModelSim、Sysnopsys公司的VCS等軟件。

4、 邏輯綜合：所謂綜合就是將較高級抽象層次的描述轉(zhuǎn)化成較低層次的描述。綜合優(yōu)化根據(jù)目標(biāo)與要求優(yōu)化所生成的邏輯連接，使層次設(shè)計平面化，供FPGA布局布線軟件進(jìn)行實現(xiàn)。就目前的層次來看，綜合優(yōu)化是指將設(shè)計輸入編譯成由與門、或門、非門、RAM、觸發(fā)器等基本邏輯單元組成的邏輯連接網(wǎng)表，而并非真實的門級電路。

真實具體的門級電路需要利用FPGA制造商的布局布線功能，根據(jù)綜合后生成的標(biāo)準(zhǔn)門級結(jié)構(gòu)網(wǎng)表來產(chǎn)生。為了能轉(zhuǎn)換成標(biāo)準(zhǔn)的門級結(jié)構(gòu)網(wǎng)表，HDL程序的編寫必須符合特定綜合器所要求的風(fēng)格。常用的綜合工具有Synplicity公司的Synplify／Synplify Pro軟件以及各個FPGA廠家自己推出的綜合開發(fā)工具。

5、布局布線與實現(xiàn)：布局布線可理解為利用實現(xiàn)工具把邏輯映射到目標(biāo)器件結(jié)構(gòu)的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能鏈接的布線通道進(jìn)行連線，并產(chǎn)生相應(yīng)文件（如配置文件與相關(guān)報告）；實現(xiàn)是將綜合生成的邏輯網(wǎng)表配置到具體的FPGA芯片上。由于只有FPGA芯片生產(chǎn)商對芯片結(jié)構(gòu)最為了解，所以布局布線必須選擇芯片開發(fā)商提供的工具。

6、編程調(diào)試：設(shè)計的最后一步就是編程調(diào)試。芯片編程是指產(chǎn)生使用的數(shù)據(jù)文件（位數(shù)據(jù)流文件，Bitstream Generaon），將編程數(shù)據(jù)加載到FPGA芯片中；之后便可進(jìn)行上板測試。最后將FPGA文件（如．bit文件）從電腦下載到單板上的FPGA芯片中。
? ? ?（責(zé)任編輯：fqj）