引言

在系統編程ISP（In System Programming）是指在用戶設計的目標系統或印刷電路板上為重新配置邏輯，或實現新的功能而對器件進行編程或反復編程。隨著EDA工具的普及和ISP器件的日益成熟，ISP技術也得到了越來越廣泛的應用。ISP技術的應用使得硬件設計軟件化，其顯著優勢體現在：簡化生產流程；利用同一硬件結構實現多種系統功能，使之成多功能硬件；在不特殊電路板資源的情況下進行電路板級測試；邊界掃描測試；通過Modem和ISP編程接口實現對系統的遠程維護和升級。

對ISP器件的編程可通過PC機進行，利用1條編程電路（或稱下載電纜）將準確定時的編程信號提供給該器件。但是，這種方法不能使各種器件的數據下載脫離EDA工具獨立進行，真正意義上的在系統可編程難以實現。對于ISP器件的編程也可以通過微處理器的控制程序實現，這就為基于Neuron芯片的LON網絡節點提供了應用空間。

Lon（Local Operating Networks）總線是美國Echelon公司1991年推出的局部操作網絡，目前已廣泛應用于測控網絡中。LonWorks現場總線技術在控制系統引入了網絡的概念。在該技術的基礎上，可以方便地實現分布式的網絡控制系統，并使得控制系統更高效、更靈活、更易于維護和擴展。利用分布的智能控制節點進行在系統編程無需編程電纜，而且能夠充分地利用系統資源，簡化編程操作，大大拓展了在系統編程技術的應用范圍。

1、 基于Neuron芯片的控制節點

1.1 Neuron芯片簡介

Neuron芯片的LonWorks節點的核心部分，它既能管理通道，同時具有輸入/輸出以及控制等能力。該芯片主要包括Neuron 3120和3150兩大系列。二者的區別是3150芯片中無部ROM，但擁有訪問外部存儲器的接口，尋址空間可達64KB，可用于開發更為復雜的應用系統，Noeuron芯片內部固化了完整的LonTalk通信協議，確保節點間的可靠通信和互操作。芯片內部有3個8位CPU協調工作，實現Lon節點的通信和控制功能；11個編程I/O口；5個網絡通信端口提供3種工作方式；單端方式、差分方式和專用方式。

1.2 控制節點的硬件結構

Lon網絡節點有2種類型：基于Neuron芯片的節點（Neuron芯片是唯一的處理器）和基于主機的節點（主處理器可以是微控制器、PC機等）。一個典型的現場總線控制節點的基本結構如圖1所示，主要包含以下幾個部分功能塊；應用CPU、I/O處理單元、通信處理器、收發器和電源。無論哪種類型的節點都有1片Neuron芯片用于通信和/或控制、1個I/O接口用于連接1個或多個I/O設備，另外還有1個收發器負責將節點連接上網。

本設計中控制節點的基本結構如圖2所法。該節點主要包括Neuron芯片、128KB Flash存儲器、10MHz晶振、FTT-10A收發器以及I/O接口、驅動、CPLD。Neuron芯片外部擴展了Flash存儲器，用于存儲固件和用戶應用程序。其中固件通過編程器下載，而應用程序的下載可以使用編程器，還可以使用網絡管理工具經Lon網絡下載，這樣，CPLD的重新配置就能夠通過Lon網絡方便快捷地進行。5根在系統編程控制的ispEN、MODE、SDI、SCLK以太SDO占用Neuron芯片的5個I/O口。Neuron芯片I/O口本身的驅動能力是不夠的，需要使用74HC367或74HC244增強信號驅動能力，并使用適當的阻容網絡給信號線濾波，增強抗干擾能力。

2 、在系統編程的軟件實現

2.1 以Lattic公司的ispLSI這種CPLD器件為例，器件內需要編程的E2COMS單元陣列如圖2所示。

E2COMS元件按行和列排成陣列。地址移位寄存器指明當前的編程行數，而數據移位寄存器裝載將要寫入該行的數據。數據移位寄存器分為低段數據寄存器高段數據寄存器，低段與高段的數據分別裝入。編程時先將欲寫放某行的數據串行移入數據移位寄存器，并將地址移位寄存器中與該行對應的位置置1（其余位置置0），讓該行被選中，在編程脈沖的作用下將水平移位寄存器中數據寫入該行。然后將地址移位寄存器移動1位，使陣列的下行被選中并將水平寄存器中裝入下一行的編程數據，依此類推。

JEDEC（熔絲圖）文件是電子器件工程聯合會所制定的文件器件編程信息的標準格式計算機文件，編程信息用ASCII碼表示。Lattice公司定義了一種專用用于ISP操作的數據格式，即ISP數據流文件（ispSTREAM），原來的一個ASCII碼只用1bit表示，大大減小了數據文件的存儲空間。因此，執行在系統編程之前，首先使用ispCODE軟件來實現這一數據轉換，形成易于與Neuron C語言源代碼相融合的ispSTREAM文件。

2.2 Neuron C編程語言

Neuron C是專門為Neuron芯片設計的編程語言，它從ANSI C中派生出來的，并進一步擴展了用以支持由Neuron芯片中的固件提供的各種運行特性。Neuron C語言編程效率高，可讀性強。該語言加入通信、事件調度、分布數據對象和I/O功能，是開發LonWorks應用的有力工具。

為實現Neruon芯片與I/O設備之間的通信，Neuron芯片的11個I/O引腳可定義為34種I/O對象，用戶可根據實際應用的需要合理選擇在應用程序中定義不同的I/O對象，然后用io_in（）或io_out（）等函數實現對I/O對象的數據讀寫操作，即實現Neuron芯片與I/O設備之間的通信。在本設計中，用作編程信號的I/O口定義為“直接I/O對象”中的“比特I/O對象”。比特輸入是以TTL電平兼容的邏輯信號，輸出是CMOS電平，可以驅動外接的與CMOS以及TTL兼容的邏輯電路。

2.3 軟件實現

根據CPLD器件的內部結構及其在系統編程原理，控制程序的任務是從存儲器中讀出熔絲圖數據據，然后將其轉換為串行數據流，寫入CPLD中。編程的過程由5個編程信號控制，它們由事先定義好的I/O口產生，然后編制讀寫這些I/O口的程序。ISP編程過程就是軟件對這些口讀寫的過程。編程的關鍵在于提供準確定時的ISP編程信號，必須保證各ISP編程信號之間的時序關系。

Neuron C程序總體結構如圖4所示。Neuron C源程序首先定義變量、函數以及I/O口的使用情況，然后編寫when（）語句調度程序。當需要執行ISP操作時，調用相關程序。圖4中，ispSTREAM文件頭包括CPLD器件類型、CPLD器件塊擦除和行編程的脈沖寬度等參數。

Neuron C關鍵字允許直接將部分應用代碼加到指定的存儲段。本設計中用far關鍵字將ispSTREAM文件存儲在RAMFAR區域。此外，在編程軟件執行期間，由于指令的執行時間相對較長，大多數硬件定時要求（通常較短）都有自動地得到滿足。但編程脈沖總體擦除脈沖卻分別長達40ms和200ms，而板上沒有硬件定時器，只要靠軟件延時來實現。

在NodeBuilder開發環境下，執行build命令后，將工作目錄下的devicename.NEI文件輸出，裝載到編程器中，編程器將應用程序和固件下載到Flash存儲器中。

3、結束語

實際運行證明，通過Neuron芯片對CPLD進行ISP操作之后，CPLD實現了預定的功能。

目前，Lon網絡控制技術在航空/航天、樓宇控制、運輸設備等多種領域的應用日益成熟，而且由于該技術具有高性能、低成本的網絡接口產品，并且易于開發低成本的網關，實現Lon網與以太網有機的結合。因此，在本實驗的基礎上，可以嘗試由主機通過遠程服務將ISP器件的編程數據文件下載到Lon網的節點中，并由底層的現場設備執行在系統編程操作。這樣，在系統編程技術的內涵及其優越性得以充分的體現，同時該技術的應用空間向系統的底層和遠程擴展，真正的在系統可編程時代已經到來。

責任編輯：gt