（文章來源：EEWORLD）

在摩爾定律的推動下，集成電路工藝取得了高速發(fā)展，單位面積上的晶體管數(shù)量不斷增加。片上系統(tǒng)具有集成度高、功耗低、成本低等優(yōu)勢，已經(jīng)成為大規(guī)模集成電路系統(tǒng)設計的主流方向，解決了通信、圖像、計算、消費電子等領(lǐng)域的眾多挑戰(zhàn)性的難題。?隨著片上系統(tǒng)SoC的應用需求越來越豐富，SoC需要集成越來越多的不同應用的IP。另外，片上多核系統(tǒng)MPSoC也已經(jīng)成為必然的發(fā)展趨勢。

隨著SoC的高度集成以及MPSoC的高速發(fā)展，對片上通信提出了更高的要求。片上網(wǎng)絡技術(shù)(Network-on-Chip，NoC）在這個時候也得到了極大的應用，它本質(zhì)上就是提供一種解決芯片內(nèi)不同IP或者不同核心之間數(shù)據(jù)傳輸?shù)钠贤ㄐ欧桨浮?/p>

片上網(wǎng)絡技術(shù)從發(fā)明至今已有20多年的歷史，在SoC中已經(jīng)有了廣泛的應用。針對片上網(wǎng)絡高帶寬、低延遲的特性，主流FPGA公司也開始考慮將NoC用于高端FPGA中來解決數(shù)據(jù)傳輸?shù)母邘捫枨蟆?a target="_blank">Achronix的新一代7nm工藝的Speedster 7t便是最早集成了NoC的高端FPGA之一。

傳統(tǒng)的SoC片上通信結(jié)構(gòu)一般采用共享總線的方式。在共享總線結(jié)構(gòu)中，所有的處理器和IP模塊共享一條或多條總線。當有多個處理器同時訪問一條總線時候需要有仲裁機制來決定總線的所有權(quán)。共享總線片上通信系統(tǒng)結(jié)構(gòu)一般比較簡單，且硬件代價也小。但是帶寬有限，而且?guī)捯矝]法隨著IP的增多而進行擴展。1996年，ARM公司提出的AMBA總線廣泛應用于嵌入式微處理器的片上總線，現(xiàn)在已經(jīng)成為事實上的工業(yè)標準。

對于傳統(tǒng)的共享總線，當多個處理器同時去訪問不同的IP的時候，因為需要仲裁機制去決定總線的所有權(quán)，所以傳統(tǒng)的總線方式在這種情況下就會造成一定的瓶頸，最大的問題就是訪問的延時。

Crossbar保證了多路通信同時進行的實時性，只要不是訪問同一個目標設備，就不需要用到仲裁，大大減少了因為仲裁帶來的瓶頸問題。但是隨著設備數(shù)的增加，Crossbar的規(guī)模會以幾何級數(shù)增長。所以通常我們通過橋接設備去級聯(lián)多個Crossbar來支持設備的擴展。但是橋接設備可能會成為系統(tǒng)的瓶頸，增加傳輸?shù)难舆t。

實際應用中，我們通常也會采用Crossbar和共享總線相結(jié)合的方式，用橋接器將Crossbar網(wǎng)絡和共享總線網(wǎng)絡連接起來。

FPGA在日益增長的數(shù)據(jù)加速需求上正在發(fā)揮越來越重要的作用。為了滿足云計算和邊緣計算中各種高性能應用的需求，F(xiàn)PGA作為一種可編程可定制化的高性能的器件逐步成為一條部署高吞吐量數(shù)據(jù)加速的快捷途徑。但同時這些高性能的加速應用也對高端FPGA提出了更高的要求，高算力、高帶寬的數(shù)據(jù)傳輸以及高帶寬的存儲器。

片上網(wǎng)絡技術(shù)已經(jīng)比較廣泛的用于SoC中，并取得了比較好的效果。近年來才慢慢用于FPGA中，Achronix創(chuàng)建了一種可最大限度地提高系統(tǒng)吞吐量的Speedster 7t FPGA芯片，創(chuàng)新地將二維片上網(wǎng)絡（2D NoC）運用到了FPGA中，可以在邏輯陣列內(nèi)的處理單元與各種片上高速接口和存儲器接口之間高速地傳輸數(shù)據(jù)，真正實現(xiàn)了數(shù)據(jù)密集型應用吞吐量的最大化。有了片上網(wǎng)絡的FPGA如虎添翼，帶來了傳統(tǒng)FPGA所不及的很多優(yōu)勢，勢必在各種數(shù)據(jù)加速應用中發(fā)揮巨大的作用。

Speedster 7t FPGA上的二維片上網(wǎng)絡（2D NoC）不是由可編程邏輯搭建，而是固化的ASIC邏輯實現(xiàn)，固定運行頻率為2GHz，每一行或者每一列的NoC都可以作為兩個單向256位實現(xiàn)雙向的通路，所以每個方向可提供512Gbps的帶寬，整個網(wǎng)絡總帶寬則能達到27Tbps。

NoC為FPGA提供了以下幾項重要優(yōu)勢：大幅提高設計性能，解決一些高性能應用如400G以太網(wǎng)的性能瓶頸：通常在數(shù)據(jù)流經(jīng)過400G以太網(wǎng)MAC解包以后會是一個超高位寬且需要運行在很高頻率的處理，這在傳統(tǒng)FPGA邏輯單元里面是無法實現(xiàn)的，而NoC就能解決性能瓶頸。

NoC是在傳統(tǒng)可編程邏輯之外額外增加的走線資源，所以在高資源占用設計中可以降低布局布線擁塞的風險。NoC包含了異步時鐘轉(zhuǎn)換，仲裁控制等邏輯，可以去替代傳統(tǒng)的邏輯去做高速接口和總線管理等，所以利用NoC可以簡化用戶設計節(jié)省一部分傳統(tǒng)資源(LE、FIFO和布線等)的使用。NoC部分是ASIC固化邏輯，功耗比傳統(tǒng)的FPGA可編程邏輯實現(xiàn)要低很多。

利用NoC可以實現(xiàn)真正的模塊化設計。傳統(tǒng)高端FPGA設計通常是需要一個FPGA工程師團隊來完成，每個工程師設計自己模塊，在FPGA整個芯片里調(diào)試驗證自己模塊，然后再把各個模塊連接成更大的完整設計，這時候會由于資源占用上升，通常需要花很多時間去優(yōu)化布局甚至去修改設計以達到目標性能。而在Achronix Speedster7t?中可以讓模塊之間通過NOC互聯(lián)，再借助對于單個模塊功能性能調(diào)試完成后固定布局技術(shù)，甚至可以達到NoC互聯(lián)后整體設計不需要額外聯(lián)調(diào)的可能。這樣可以大幅減少研發(fā)工作量和時間。
? ? ? （責任編輯：fqj）