三態信號（Tri-State或T/S），它與一般門電路不同，它的輸出端除了出現高電平、低電平外，還可以出現第三個狀態，即高阻態，亦稱禁止態，但并不是3個邏輯值電路。具備這三種狀態的器件就叫做三態門。一般門與其它電路的連接，無非是兩種狀態，1或者0，在比較復雜的系統中，為了能在一條傳輸線上傳送不同部件的信號，研制了相應的邏輯器件稱為三態門，三態門除了有這兩種狀態以外還有一個高阻態，就是高阻抗，相當于該門和它連接的電路處于斷開的狀態。（因為實際電路中你不可能去斷開它，所以設置這樣一個狀態使它處于斷開狀態）。三態門是一種擴展邏輯功能的輸出級，也是一種控制開關，主要是用于總線的連接，因為總線只允許同時只有一個使用者。通常在數據總線上接有多個器件，每個器件通過CS之類的信號選通，如器件沒有選通的話它就處于高阻態，相當于沒有接在總線上，不影響其它器件的工作。只有被選通的設備獲得總線使用權的設備才能驅動信號，而沒有獲得總線使用權的設備則不能夠驅動信號。為了防止總線上各個設備之間的沖突，那些接在總線上設備需要先將輸出信號置為三態，相當于總線斷開，避免與總線上的其它設備發生沖突。這種輸出端口便是帶三態的輸出端口。

持續三態信號（Sustained Tri-State或s/t/s，或稱STS），是一個低電平有效的三態信號，在某一時刻有一個且只可能有一個設備驅動，驅動這個信號為低的設備在它釋放對這個信號控制之前（也即是使這個信號浮空）必須驅動這個信號為高電平并至少維持這個高電平一個時鐘周期。新的設備只有在原先擁有這個信號的設備釋放對這個信號控制之后才可以驅動這個信號。s/t/s的信號需要上拉電阻，以使沒有任何設備驅動他時，保持一個無效電平，即高電平。這個上拉電阻由主控制設備提供。

　　三態邏輯與非門

三態邏輯與非門如下圖所示。這個電路實際上是由兩個與非門加上一個二極管D2組成。虛線右半部分是一個帶有源泄放電路的與非門，稱為數據傳輸部分，T5管的uI1、uI2稱為數據輸入端。而虛線左半部分是狀態控制部分，它是個非門，它的輸入端C稱為控制端，或稱許可輸入端、使能端。

當C端接低電平時，T4輸出一個高電平給T5 ，使虛線右半部分處于工作狀態，這樣，電路將按與非關系把uI1，uI2接受到的信號傳送到輸出端， 使uo或為高電平，或為低電平。當C端接高電平時，T4輸出低電平給T5，使T6、T7、T10 截止。另一方面，通過D2把T8的基極電位鉗在1v左右，使T9截止。由于T9、T10均截止，從輸出端u0看進去，電路處于高阻狀態。

三態邏輯與非門的邏輯符號如下左圖所示。其中（a）圖表示C端為高電平時為工作狀態，稱為高有效三態與非門。（b）圖表示C端為低電平時的工作狀態，稱為低有效三態與非門。在使用時應注意區分。三態與非門的最重要的用途就是可向一條導線上輪流傳送幾組不同的數據和控制信號，如下圖右所示，這種方式在計算機中被廣泛采用。但需要指出，為了保證接在同一條總線上的許多三態門能正常工作，一個必要條件是，任何時間里最多只有一個門處于工作狀態，否則就有可能發生幾個門同時處于工作狀態，而使輸出狀態不正常的現象。

三態輸出門電路（TS（Three-state output Gate）門）

上圖為三態門輸出門電路的原理圖。在圖中，如果將虛線方框內的兩個反相器和一個二極管剪掉，剩下的部分就是典型的TTL與非門電路。

所謂三態是指輸出端而言。普通的TTL與非門其輸出極的兩個晶體管T4、T5始終保持一個導通，另一個截止的推拉狀態。T4導通，T5截止，輸出高電平Y=1；T4截止，T5導通，輸出低電平，Y=0。三態門除了上述兩種狀態外，又出現了T4、T5同時截止的第三種狀態。因為晶體管截止時c、e之間是無窮大阻抗，輸出端Y對地、對電源（vcc）阻抗無窮大。因此這第三種狀態也稱高阻狀態。

　　現對三種狀態進行分析：

控制信號可在EN處加入，也可在處加入：

EN＝0， ＝1，則C=0，vB1=0.9V，vc2＝0.9V

vB4＝vc2＝0.9V，T4截止（T4導通的電位vB4》1.4V）

vB1=0.9V，T5截止，輸出端Y為高阻狀態。

EN＝1，＝0，C=1，對與非門另兩個A、B輸入端無影響，為正常的與非門電路。

當A＝B＝1，則T2、T5導通，vc2＝1.0V（前已分析）。二極管D處于反相截止狀態（因為其陽極電壓vc2＝1.0V，小于陰極C點電位vIH=3.4V），在電路中不起作用。

若A、B中有一個為0，則T2、T5截止，由于vc2＝vIH＋0.7＝4.1V，足夠保證T4導通，當EN＝1（ ＝0），二極管D在電路中不起作用，電路保持完整的與非門邏輯功能。