FPGA技術對于許多應用來說是一種可行的選擇，并提供了很多潛力，但許多人認為入門門檻很高，編程非常復雜和費力。然而，得益于Enclustra瑞蘇盈科的FPGA和SoC核心板模塊，使用FPGA技術從來沒有像現在這樣容易，也因此更有吸引力。使用Enclustra設計套件，基于工業級核心板模塊的開發可以即刻開始，有助于縮短產品上市時間，并將特定產品的開發成本和風險最小化。

　　得益于Enclustra的FPGA和SoC模塊，使用FPGA技術從來沒有像現在這樣容易。

　　FPGA正在征服越來越多的應用領域，考慮到其巨大的并行性能、靈活性和可擴展性，這不足為奇。從簡單的接口設備到集成ARM處理器和千兆接口的可編程芯片系統開發——FPGA的可能性幾乎是無限的。使用標準FPGA或SoC模塊（無論是基于Intel或Xilinx的FPGA或SoC），結合久經驗證和優化的IP核，進入FPGA技術快速而容易。Enclustra打造的設計套件提供了一個現成的解決方案，可以即刻啟動任何基于FPGA的項目的開發。

　　進入FPGA技術的世界比你想象的要容易

　　FPGA特有的技術復雜性可以用強大的標準FPGA或SoC核心板模塊封裝，這使硬件設計甚至比使用傳統的微控制器或DSP要簡單得多。對于中小批量產品，使用FPGA或SoC核心板模塊特別有優勢；對于大批量產品它也值得考慮——不僅僅是在原型開發過程中。

　　不要第二次發明輪子

　　采用FPGA和SoC核心板模塊做底板相比購買芯片自行整體設計有很多優勢。高產量的FPGA或SoC核心板模塊現貨降低了它們的成本，同時久經驗證的產品保證了高可靠性。由于Enclustra不同的核心板模塊Pin-to-Pin兼容，因此一個產品后續可以很容易地配備更強大的核心板模塊，甚至在開發過程的后期臨時更換核心板模塊。由于FPGA核心板模塊的高功能密度，也降低了底板的復雜性，使其開發速度更快，成本更低。

　　安裝并開始

　　采用核心板模塊可以顯著降低上市時間和項目風險?；赬ilinx Zynq UltraScale+ MPSoC的Enclustra水星XU5是一個完整而強大的嵌入式處理系統，面積比信用卡還要小。將其插入一個針對特殊應用的底板就可以工作了。

　　Enclustra提供基于Intel和Xilinx的FPGA和SoC的廣泛的核心板序列。標準FPGA SoC核心板（System on Module， SoM）中的一款是水星XU5，它將Xilinx Zynq UltraScale+ MPSoC器件和快速DDR4 ECC SDRAM、eMMC flash、quad SPI flash、雙Gigabit Ethernet PHY、雙USB 3.0相結合形成了一個完整而強大的嵌入式處理系統。這個實用的嵌入式處理平臺為用戶提供了一個功能強大且隨時可用的系統，而不必擔心特定技術的細節。支持的操作系統為Linux和VxWorks（Wind River Helix Virtualization Platform）。該模塊有寬溫級和工業級型號，由單個5~15V電源供電，這進一步簡化了底板的開發。該核心板甚至可以為底板上的電路供電，最大限度地減少對電源轉換器的需求。

　　利用開發套件即刻開始

　　這款Enclustra開發套件包含您開始開發需要的一切，包括2個視覺AI Demo。

　　為了進一步縮短基于 Xilinx Zynq UltraScale+ MPSoC的任何應用的開發時間，Enclustra提供2款開發套件，基于水星XU5和火星XU3。這兩款開發套件可以即刻運行視覺AI Demo，它們都包含您開始開發需要的一切：

　　·Xilinx SoC核心板

　　·底板

　　·USB攝像頭

　　·散熱器

　　·線纜及電源

　　·Micro SD card

　　廣泛而詳細的文檔使得組裝套件和編譯AI Demo變得輕而易舉。

　　包含所有資源的2個示例demo：

　　·AI人臉檢測

　　·圖像分類

　　它們基于ResNet50和Xilinx Vitis AI。要運行它們，只需要幾個簡單的步驟：

　　1.裝配套件并將其連接到PC和顯示器

　　2.打開連接到開發套件的串口

　　3.以root/root登陸

　　4.以此命令運行demo：facedetect

　　5.USB攝像頭的實時視頻顯示在顯示器上

　　通過資料了解

　　開發套件用戶手冊詳細說明了如何從源代碼中編譯示例demo，并為您自己的項目提供了基礎。為了進一步縮短上市時間，Enclustra為其產品提供廣泛的設計支持和全面的生態系統，提供所有所需的硬件、軟件和支持材料。詳細的文檔和參考設計使入門變得容易。Enclustra提供了用戶手冊、原理圖、3D模型、PCB封裝、差分I/O凈長度表和基于Linux的Board Support Package （BSP）。

　　下列資料和軟件可供用戶下載：

• 　　? 開發套件快速使用手冊
• 　　? 開發套件用戶手冊
• 　　? 核心板和底板的用戶手冊
• 　　? 參考設計
• 　　? PetaLinux board support package （BSP）
• 　　? 基于Buildroot的Linux BSP
• 　　? Module pin connection guidelines
• 　　? Master pinout
• 　　? Footprints
• 　　? 3D模型（STEP）
• 　　? IO凈長
• 　　? 原理圖
• 　　? Altium design文件（底板）
• 　　? 應用筆記

　　瑞蘇盈科開發套件有助于縮短任何基于Xilinx Zynq UltraScale+ MPSoC 的應用的上市時間，無論是圖像處理、機器視覺、測試和測量、通信或醫療：有了瑞蘇盈科核心板，開發時間可以減半。所以，使用瑞蘇盈科開發套件即刻開始您的項目吧！

　　IP方案使項目開發更高效

　　DSP系統，僅需幾次點擊

　　通用DSP庫為最常見的數字信號處理組件提供高效的FPGA實現，如FIR和CIC濾波器、混頻器、CORDIC和函數逼近。它還提供將DSP系統連接在一起所需的必要的膠合邏輯，如多路復用器、流分配器、緩沖區、TDM并行轉換器和定點格式轉換器。

　　流緩沖控制器簡化數據傳輸

　　Enclustra瑞蘇盈科的FPGA Manager IP解決方案通過USB 3.0、千兆以太網或PCI Express實現了主機PC和FPGA之間簡單而高效的數據傳輸。該解決方案包括一個主機軟件庫（DLL）和一個用于FPGA的IP核。用戶應用程序通過一個簡單的API與FPGA通信，該API使用隱藏底層協議復雜性的讀/寫命令。支持流訪問和內存映射訪問。

　　運動控制

　　模塊化的通用驅動控制器IP核包括控制頻率超過200kHz的8個軸（即電機）所需的一切：從A/D轉換器接口到位置、速度和電流控制器，通過編碼器或解析器的位置檢測，功率級的控制邏輯。支持直流，無刷直流和2或3相步進電機。磁場定向控制可用于無刷直流電機（BLDC），支持步進電機的等步細分控制。

　　虛擬FIFO

　　流緩沖控制器IP核為FPGA而優化，并實現了一個多功能的流到內存映射DMA橋，最多有16個獨立的流。IP核允許外部內存設備中的數據緩沖，以提供高達4兆字節內存大小的虛擬FIFO能力。它為每個寫和讀數據流提供了一個AMBA AXI4-Stream接口。一個公共內存映射主接口（AXI4或Avalon）可用于訪問外部內存設備。

　　IP核高度可配置，如每個流的操作模式、緩沖區大小和緩沖區地址。配置是通過內存映射的從接口完成的，可以通過嵌入式CPU、FPGA管理程序或VHDL中的特定的應用程序流配置控制器完成。