今天看《從算法設計到硬件邏輯的實現》這本電子書時，遇到了一個問題，就是有限狀態機的編寫中，狀態編碼是采用格雷碼還是獨熱碼呢？究竟采用哪一種編碼呢？

采用獨熱碼為什么節省許多組合電路？

等等問題，就這些問題我收集了一些說法，覺得很有意思，在這里我們一起討論下。

還是先簡介下有限狀態機：

有限狀態機是由寄存器組和組合邏輯構成的硬件時序電路，其狀態（即由寄存器組的1和0的組合狀態所構成的有限個狀態）只可能在同一時鐘跳變沿的情況下才能從一個狀態轉向另一個狀態，究竟轉向哪一狀態還是留在原狀態不但取決于各個輸入值，還取決于當前所在狀態。這里是指Mealy型有限狀態機。

Moore型有限狀態機的狀態轉移只取決于當前狀態，與輸入值無關。

在Verilog HDL中可以用許多種方法來描述有限狀態機，最常用的方法是用always語句和case語句。下面的狀態轉移圖表示了一個有限狀態機：

上面的狀態轉移圖表示了一個四狀態的有限狀態機，它的同步時鐘是Clock,輸入信號是 A 和 rst_n ,輸出信號是 F 和 G。狀態的轉移只能在同步時鐘（Clock）的上升沿時發生，往哪個狀態的轉移則取決于目前所在的狀態和輸入的信號（Reset 和 A）。

我們采用兩種狀態編碼方式來實現這個有限狀態機：

1）采用格雷碼：

在ISE中，綜合后，得到的RTL Schematic：

2）采用獨熱碼：

程序和上面的幾乎一樣，只需要改下，各個狀態對應的編碼值即可，還有最后的default：state <= Idle;

還是給出程序吧：

上面兩個程序的主要不同點是狀態編碼，2）采用了獨熱編碼，而1）則采用Gray碼，究竟采用哪一種編碼好要看具體情況而定。對于用FPGA實現的有限狀態機建議采用獨熱碼，因為雖然采用獨熱編碼多用了兩個觸發器，但所用組合電路可省下許多，因而使電路的速度和可靠性有顯著提高，而總的單元數并無顯著增加。采用了獨熱編碼后有了多余的狀態，就有一些不可到達的狀態，為此在CASE語句的最后需要增加default分支項，以確保多余狀態能回到Idle狀態。

上面所說的多余狀態是：4位編碼有16種，獨熱碼只列出了4種，剩下了12種，就是多余的狀態。

另一位大牛只說了一句話，但很有啟發：

那我把3—8譯碼器的真值表給出來，確實如此。

??

編輯：黃飛

?