前言

FPGA實現SDI視頻編解碼目前有兩種方案：

一是使用專用編解碼芯片，比如典型的接收器GS2971，發送器GS2972，優點是簡單，比如GS2971接收器直接將SDI解碼為并行的YCRCB，GS2972發送器直接將并行的YCRCB編碼為SDI視頻，缺點是成本較高，可以百度一下GS2971和GS2972的價格；

另一種方案是使用FPGA實現編解碼，利用FPGA的GTP/GTX資源實現解串，優點是合理利用了FPGA資源，GTP/GTX資源不用白不用，缺點是操作難度大一些，對FPGA水平要求較高。

本文詳細描述了FPGA純verilog編解碼SDI視頻，然后任意尺寸縮放拼接輸出的實現設計方案，工程代碼編譯通過后上板調試驗證，文章末尾有演示視頻，可直接項目移植，適用于在校學生、研究生項目開發，也適用于在職工程師做項目開發，可應用于醫療、軍工等行業的數字成像和圖像傳輸領域；

設計思路和架構

設計思路和架構如下：

本設計的流程為：

FPGA解碼3G-SDI輸入視頻，輸入分辨率為1920x1080@30Hz，經硬件解碼后，將圖像縮小到960X540，并復制為4路視頻，模擬4路輸入，送到DDR3緩存做視頻拼接，最后4路視頻拼接顯示到1920X1080的顯示屏上，具體請看文章末尾的演示視頻。。。

SDI攝像頭

我用到的SDI攝像頭輸出視頻分辨率1080P@30Hz；根據不同相機有所區別；

Gv8601a單端轉差

Gv8601a起到均衡 EQ 功能，這里選用Gv8601a是因為抄襲了Xilinx官方的板子，當然也可以用其他型號器件。

GTX解串

GTX負責解串，將原始SDI視頻解為20位的并行數據，我的板子是K7，所以用GTX，如果是A7的板子則用GTP，這里使用GTX并沒有調用IP，而是直接調用GTXE2_CHANNEL和GTXE2_COMMON源語，這一點可謂將Xilinx的GTX資源用到了極致水平，值得好好品讀，其實調用IP無非也就是把調用源語變得界面化而已，直接調用源語或許理解更為深刻，這一點，在市面上的所謂FPGA教程里都學不到。

SDI解碼

調用SMPTE-SDI IP核實現，GTX只是將高速串行數據解為了并行，但并沒有解析SDI協議，SMPTE-SDI IP核則完成了SDI協議的解碼，去掉了SDI協議中的數據包信息和控制信息，解析出有效的視頻數據，詳細的SMPTE-SDI IP核接口定義請參考官方的使用手冊;

VGA時序恢復

此模塊的作用就是解碼恢復出hs、vs以及de信號，即恢復正常的VGA視頻時序；

要恢復正常的VGA視頻時序，首先得看懂下面這張圖：

根據這張表即可恢復出圖像時序，具體看代碼，這里一兩句話實在講不清楚，如果要完全講明白，寫5本書都搓搓有余；

YUV轉RGB

這里就簡單了，YUV4:4:4轉RGB8:8:8，幾條公式和幾行代碼的事兒，屬于低端操作；

至此，SDI解碼過程就完成了，接下來就是圖像輸出過程；

圖像縮放

圖像縮放模塊采用純verilog代碼實現，沒有任何IP，可在包括國產FPGA在內的各種FPGA平臺間任意移植，支持任意比例、任意分辨率、任意尺寸圖像縮放，將臨近插值和雙線性插值兩種算法合二為一，通過輸入信號高低電平選擇其一，本設計選擇的雙線性插值算法。

由于SDI攝像頭輸入是1920x1080，我的顯示器最高只支持1080P顯示，所以本設計只能做縮小，不能做放大，為了適應1080P屏幕的視頻拼接效果，所以將SDI圖像縮小到960X540分辨率。

FDMA圖像緩存實現拼接

多路視頻的拼接顯示原理如下：

以把 2 個攝像頭 CAM0 和 CAM1 輸出到同一個顯示器上為列，為了把 2 個圖像顯示到 1 個顯示器，首先得搞清楚以下關系：

hsize：每 1 行圖像實際在內存中占用的有效空間，以 32bit 表示一個像素的時候占用內存大小為 hsize*4；

hstride：用于設置每行圖像第一個像素的地址,以 32bit 表示一個像素的時候 v_cnt* hstride*4；

vsize：有效的行；

因此很容易得出 cam0 的每行第一個像素的地址也是 v_cnt* hstride*4；

同理如果我們需要把 cam1 在 hsize 和 vsize 空間的任何位置顯示，我們只要關心 cam1 每一行圖像第一個像素的地址，可以用以下公式 v_cnt* hstride*4+offset；

uifdma_dbuf 支持 stride 參數設置，stride 參數可以設置輸入數據 X(hsize)方向每一行數據的第一個像素到下一個起始像素的間隔地址，利用 stride 參數可以非常方便地擺放輸入視頻到內存中的排列方式。

根據以上鋪墊，每路攝像頭緩存的基地址如下：

CAM0：ADDR_BASE=0x80000000；

CAM1：ADDR_BASE=0x80000000+(1920-960)X4；

CAM2：ADDR_BASE=0x80000000+(1080-540)X1920X4；

CAM3：ADDR_BASE=0x80000000+(1080-540)X1920X4+(1920-960)X4；

地址設置完畢后基本就完事兒了；

HDMI驅動

4、vivado工程詳解

開發板：Xilinx Kintex7開發板；

開發環境：vivado2019.1；

輸入：3G-SDI攝像頭，分辨率1920x1080@30Hz；

輸出：HDMI，分辨率1920x1080@60Hz,4路960X540視頻拼接顯示；

工程Block Design部分如下：

Block Design部分只做到了FDMA圖像緩存部分，本設計的FDMA較之前的FDMA做了小幅改動，目的是為了實現動態分辨率的配置。。。

綜合后的工程代碼架構如下：

資源消耗和功耗預估如下：