無論為數(shù)以百萬計的用戶搜索請求提供服務還是處理超大量的信息，都需要數(shù)量龐大的計算資源，進而消耗大量能源。事實上，用于計算與冷卻的能耗費用是數(shù)據(jù)中心運營的最大成本 [1]。隨著數(shù)據(jù)中心的數(shù)量和規(guī)模不斷增長，如果其能耗保持當前水平的話，那么預計數(shù)據(jù)中心的二氧化碳排放量到 2020 年將超過航空公司 [2]。因而亟需開發(fā)能夠處理巨量數(shù)據(jù)的低能耗解決方案。數(shù)據(jù)中心的環(huán)保化發(fā)展是互利共贏的，服務供應商不僅能夠顯著降低運營成本，同時還能最大限度減少對環(huán)境的影響。

FPGA在加速Web搜索及類似信息檢索等常見數(shù)據(jù)中心工作任務方面擁有巨大的潛力，因為它具備固有的并行處理與低功耗優(yōu)勢。充分認識到這一潛力的奧地利公司Matrixware購買了FPGA平臺，但缺乏自身實施復雜信息檢索應用的技術，因而公司聘請了我們聯(lián)合格拉斯哥大學 (University of Glasgow) 計算機系組建的團隊開發(fā) FPGA 加速型專利搜索解決方案的概念驗證方案。該團隊成員包括三名設計人員和兼職助理研究員Stelios Papanastasious，他們在信息檢索、FPGA以及系統(tǒng)開發(fā)領域積累了豐富的專業(yè)知識，形成了一個開發(fā)原型應用所不可或缺的技能嫻熟的組合。經(jīng)討論，大家一致同意采用FPGA加速型后端進行實時專利過濾應用的開發(fā)。

項目資源在人力和時間方面受到很大制約。因此，采用HDL實施過濾算法不可行，因而我們決定采用瑞典公司Mitrionics開發(fā)的高級編程解決方案。原型應用在去年11月于奧地利維也納舉行的信息檢索設施研討會(Information Retrieval Facility Symposium)上引起了專利研究人員的極大興趣。處理數(shù)以百萬份的專利通常需要幾分鐘，但若采用FPGA加速型后端，幾秒鐘就能反饋結(jié)果。

我們在2009年7月舉行的ACM SIGIR國際信息檢索研究暨開發(fā)大會(ACM SIGIR International Conference
on Information Retrieval Research and Development) 上發(fā)布了結(jié)果，介紹了相關的性能提升情況 [3]，并在FPL 2009國際現(xiàn)場可編程邏輯大會上對架構(gòu)設計進行了詳細闡述 [4]。

文檔過濾的輸入與輸出通常情況下，信息過濾任務是指檢查傳送進來的文檔是否與一系列既定的需求信息或配置文件相匹配 [5]。這種任務可在多種情況下出于多種原因而進行，例如，檢測傳送進入的電子郵件是不是垃圾郵件，比較專利申請是否與現(xiàn)有專利發(fā)生重疊，監(jiān)控是否存在恐怖活動通信，監(jiān)測并跟蹤新聞報道，等等。面對大量涌入的文檔，處理工作必須實時完成，從而確保時效性成為重中之重。鑒于此，我們的目標就是采用FPGA來實施完成計算強度最大的過濾應用，從而在節(jié)約時間和降低能耗的情況下提高文檔過濾的效率。

在本文中，我們將采用Lavrenko和Croft提出的相關性模型 [6]。這一理念適用于信息過濾任務，可通過生成概率語言模型確定傳入文檔是否與主題配置文件存在差異。如果文檔得分超過用戶定義的閾值，那么就視為與主題配置文件相關。

在FPGA上實施的算法表達如下：文檔可以建模為一個“詞袋”，即由(t,f )對組成的D集，其中 f=n(t,d)，t 表示 t 這個詞在文檔d中出現(xiàn)的次數(shù)。配置文件M為一組對 p=(t,w)，這里的w加權(quán)為：

給定文檔對于給定配置文件的得分計算為：

這里，T是指在D和M中都出現(xiàn)的詞。該函數(shù)是大多數(shù)過濾算法的代表性內(nèi)核算法，不同算法的主要區(qū)別在于配置文件中詞的加權(quán)。

圖 1 —— 系統(tǒng)架構(gòu)以可作為客戶端與后端服務器之間代理的通信服務器為中心。

應用架構(gòu)

文檔過濾應用采用客戶端—服務器架構(gòu)，其構(gòu)成形式為將基于GUI的客戶由FPGA加速的部分受限于計算強度最大的任務，也就是文檔與配置文件的匹配。主機系統(tǒng)則負責處理所有其他的任務（參見圖 2）。

配置文件服務器根據(jù)從客戶端獲得的配置文件過濾一系列文檔，并返回分數(shù)流。為了評估性能，我們同時創(chuàng)建了C++ 參考實施和FPGA加速實施方案。兩種版本的實施方案基本功能相同，都能通過TCP/IP接口接收構(gòu)成配置文件的文檔列表，用相關性模型構(gòu)建配置文件，并根據(jù)該配置文件對存儲器緩沖的文檔進行評分，從而通過TCP/IP向客戶端返回文檔分數(shù)流。可在存儲器中緩沖文檔流，否則會由于緩慢的磁盤存取影響應用的性能。

我們在具有兩個RC100刀片的SGI Altix 4700設備上實施該應用，其中的每個刀片都包含兩個運行頻率為 100 MHz
的賽靈思Virtex?-4 LX200 FPGA；每個FPGA都通過SGI NUMAlink高速I/O接口連接到主機平臺，并能通過最高速度為每秒 16GB 的 128 位數(shù)據(jù)總線存取本地 64MB 的 SRAM 存儲庫。主機系統(tǒng)是一套80個內(nèi)核的64位NUMA設備，運行性能為64位Linux (OpenSuSE)。處理器為雙核Itanium-2，運行頻率1.6 GHz，其中每個處理器都能直接存取4GB 的存儲器，而且能通過 NUMAlink存取完整的320GB存儲器空間。值得注意的是，Itanium處理器功耗約為130瓦特 [7]，而每個Virtex-4 FPGA的功耗僅約1.25 W [8]。

對于 C++ 語言應用而言，我們實施 Lemur 信息檢索 (IR) 框架，對于與FPGA 應用的交互，我們則使用 SGI可配置專用計算 (RASC) 庫。Lemur Toolkit（詳情訪問 ）是一套開源工具集，專為IR研究而精心設計，可支持索引以及多種相關性和檢索模型。RASC 庫是 SGI的專有解決方案，能夠通過高性能 NUMAlink互連機制將 FPGA 與主機系統(tǒng)相集成。RASC 庫定義的硬件抽象 API 可控制系統(tǒng)中的所有硬件元素。

我們用 Mitrionics 軟件開發(fā)工具套件 (SDK) 將特定域的 Mitrion-C 語言轉(zhuǎn)換為 VHDL。生成的VHDL 現(xiàn)在能夠方便地指向 FPGA 器件架構(gòu)。我們采用帶XST 合成工具的賽靈思 ISE? 工具鏈來創(chuàng)建 Virtex-4 比特流。

圖 2 —— 在FPGA子系統(tǒng)架構(gòu)中，Virtex-4器件通過SGI的NUMAlink接口與主機平臺連接。

高級FPGA編程

Mitrionics SDK可提供Mitrion-C作為高級語言，專用于滿足在FPGA上快速開發(fā)應用之需。不過，作為后綴的C有些誤導作用。盡管這種語言采用了C風格的語法，但實際上是一種遵循函數(shù)編程風格的單賦值數(shù)據(jù)流語言。Mitrion-C原生支持廣泛（矢量）而深入（管道）的并行功能，因而非常適用于處理數(shù)據(jù)流的算法，例如過濾以及其他眾多類型的文本和數(shù)據(jù)挖掘算法等。

Mitrion-C還提供了一種流數(shù)據(jù)類型，可配合foreach looping構(gòu)造實現(xiàn)流水線操作；此外，還提供矢量數(shù)據(jù)類型以支持數(shù)據(jù)并行工作，以及支持順序列表的列表數(shù)據(jù)類型。具體而言，用戶可過濾foreach loop的流輸出，生成較小的流，如以下Mitrion-C代碼示例所示。此外，程序人員還能用元組結(jié)構(gòu)(tuple construct) 創(chuàng)建功能強大的數(shù)據(jù)類型。最后還有一個需要指出的特性是，該語言能支持可變寬度整數(shù)和浮點數(shù)。

為了在FPGA上高效實施評分操作，我們必須解決的關鍵問題是高效查詢配置文件以及文檔流的高效I/O流。

對于文檔中的每個詞，應用都要查詢配置文件中相應的詞并獲得詞加權(quán) (term weight)。由于大多數(shù)查詢都找不到結(jié)果（即大多數(shù)文檔的大多數(shù)詞不會出現(xiàn)在配置文件中），因此必須首先丟棄否定詞。鑒于此，我們在FPGA Block RAM 中采用了Bloom過濾器[9]。BRAM的內(nèi)部帶寬越高，拒絕否定詞的結(jié)果就越快。由于需要查詢，因此配置文件必須作為某種散列函數(shù)進行實施。不過，由于配置文件的大小不能提前知道，因而我們不可能構(gòu)建出完美的散列函數(shù)。不完美的散列函數(shù)會出現(xiàn)沖突問題，進而降低性能。

為了解決這一問題，我們采用了分檔方案，即將外部SRAM分區(qū)為bin，每個bin都可包含固定數(shù)量的配置文件詞。Bin的大小決定了可處理的沖突數(shù)。如需給bin分配配置文件詞，只需將詞ID的較下部分作為存儲器地址，從而避免了實際的散列操作。

讓SRAM存儲器容量設定為NM配置文件詞。詞ID是一個無符號的整數(shù)，其范圍取決于詞匯量，就我們的例子而言約為 400 萬個詞，需要 24 位。詞加權(quán)為 8.32 定點數(shù)，因而配置文件詞需要64位。RC100上的SRAM包括4個16MB存儲庫，因此NM=223。Bins的數(shù)量nb=NM/b和bin地址用詞ID“t”進行計算，即 (t&(nb-1)).b。

Bin的占用概率x由組合決定，置換決定bin的數(shù)量nb和描述詞的數(shù)量np。這樣，我們就能計算bin溢出的概率就是bin大小的函數(shù)（即bin的數(shù)量），即NM=b.nb。bin尺寸越大，查詢就越慢，但是，由于SRAM存儲庫包括4個獨立的64位可尋址雙端口SRAM，我們實際上可以并行查詢四個配置文件詞。因此，相對性能會降低1/ceil(b/4)。我們的分析結(jié)果顯示，即便對最大型的配置文件來說（16K，我們研究所用的最大配置文件為12K，不過通常配置文件比這都要小得多），b=4時（最佳性能），bin溢出概率為10-9。換言之，描述詞被丟棄的概率不到10億分之一。應注意的是，由于我們假定詞匯量無限大，因而這一估算還是保守數(shù)字。

通過將文檔表述為“詞袋”，文檔流就是文檔ID、文檔詞對組 (document term pair set) 等對列表。從物理上說，F(xiàn)PGA 以每秒1.6 GB的速度從NUMAlin接受128位字流。因此，文檔流必須在字流上編碼。可將文檔詞對di =(ti,fi) 編碼為32位：24位用于詞ID（支持1,600萬個詞的詞匯庫），8位用于詞的頻率。這樣，我們就能將4個對組合到128位字中。要標示文檔的起點與終點，我們需要插入包含文檔ID（64位）和標志符（64位）的報頭與腳注字 (footer word)。

如上所述采用查詢表架構(gòu)和文檔流格式，實際的查詢和評分系統(tǒng)（圖3）會非常直接。我們只需掃描輸入流以檢查報頭和腳注字即可。報頭字將文檔得分設為 0，而腳注字則收集并輸出文檔得分。對于文檔中的每四個配置文件
詞，Bloom過濾器首先丟棄否定詞結(jié)果，再從SRAM讀取四個配置文件詞。并行計算并添加（圖4）每個詞的得分。實際上，四分之三的配置文件詞ID不會匹配于文檔詞ID；只對第四個進行實際計算。將文檔中所有詞的得分進行累加，最后得分流在輸出到主機存儲器之前與限值進行比較過濾。

圖 3 —— 過濾應用的FPGA實施示意圖

主機—FPGA接口將文檔流從存儲器緩沖器中傳輸至FPGA，并將得分流返回至客戶端中。一旦從客戶端接收到配置文檔ID表，子進程即從主進程中分叉出來，以構(gòu)建實際的配置文件，將其載入SRAM并在FPGA上運行算法。每個子進程都會產(chǎn)生一個獨立的輸出線程，以對從FPGA獲得的得分進行緩沖，并通過TCP/IP將這些得分傳輸?shù)娇蛻舳耍瑥亩褂?a href="http://www.1cnz.cn/v/tag/1722/" target="_blank">網(wǎng)絡對得分流進行多路復用。若沒有該線程，網(wǎng)絡吞吐量的波動就會降低系統(tǒng)性能。這種主機接口架構(gòu)的主要優(yōu)勢在于，它具有很高的可擴展性，能輕松滿足大量FPGA的需求。

大幅度提速

為了評估FPGA加速型過濾應用的性能，我們進行了一系列實驗，將基于FPGA的實施方案與采用C++編寫的運行于Altix之上的優(yōu)化參考實施方案進行了比較。在比較過程中，我們使用了三個IR測試集合（參見表 1）：一個是文本檢索會議 (TREC) 提供的基準參考集合TREC Aquaint，還有兩個分別是美國專利與商標署 (USPTO) 和歐洲專利署 (EPO) 提供的專利集合。我們選擇上述測試集合來評估不同文檔長度和大小對過濾時間的影響。

表 1——集合統(tǒng)計

為了仿真眾多不同的過濾器，我們通過選擇隨機文檔并用標題作為請求，隨后再選擇請求服務器返回的固定數(shù)量的文檔作為偽相關文檔，來為每個測試集合構(gòu)建配置文件。我們接下來使用返回的文檔構(gòu)建相關性模型，該模型定義了文檔集合中每個文檔應當匹配（就好像從網(wǎng)絡進行流處理一樣）的配置文件。配置文件中的文檔數(shù)量從1到50不等，可確定增加配置文件的大小（詞數(shù)和文檔數(shù)）會對性能有何影響。我們將上述進程重復30次，并計算平均處理時間。

圖4 ——相關性模型

我們在表2和圖5中對有關結(jié)果進行了總結(jié)。從表中可以清晰地看出，F(xiàn)PGA實施方案在速度方面通常比標準實施方案快一個數(shù)量級。從圖中可以看出，配置文件大小（需要匹配的詞數(shù)）增加后，標準實施方案變得越來越慢，而FPGA實施方案的速度相對保持不變。這是因為FPGA實施方案支持配置文件評分的流分線操作，這樣無論配置文件大小如何，時延基本保持不變。這些結(jié)果清晰表明，F(xiàn)PGA對加速IR任務有著巨大的潛力。FPGA的提速幅度已然相當大（特別對大型配置文件而言尤其明顯），而且仍有進一步提高的空間。通過仿真，我們確認FPGA算法給一個文檔詞評分需要兩個時鐘周期。制約因素為每周期128位的SRAM存取速度，這需要兩個周期才能讀取四個配置文件詞。如果時鐘速度為 100 MHz，則意味著FPGA能在15秒之內(nèi)完成整個EPO文檔集合的評分。當前應用在四個FPGA上需要約8.5秒，因此原則上我們至少可以讓性能再翻一番。

表 2 —— 性能統(tǒng)計數(shù)據(jù)

圖 5 —— 時間（秒）和配置文件中文檔數(shù)量的對比圖

差異的原因在于I/O流 (streaming I/O)：通過主機操作系統(tǒng)設備驅(qū)動器可將文檔流從用戶存儲器空間傳輸至NUMAlink，這需要直接存儲器存取(DMA) 傳輸。驅(qū)動器可傳輸流的緩存模塊。目前，對所傳輸模塊的大小來說，這一傳輸并不是以最優(yōu)的方式實施的，進而導致無法達到最高吞吐量。此外，用獨立的線程進行傳輸排序也能避免傳輸時延。

遇到的問題和吸取的經(jīng)驗

這一項目的意義不僅在于它展示了FPGA作為信息檢索任務加速器的優(yōu)勢，而且還為我們提供了FPGA加速系統(tǒng)軟硬件要求的重要信息。

至主機系統(tǒng)的I/O是確保性能的關鍵：NUMA存儲器與FPGA之間的DMA機制必須獲得Mitrionics SDK和SGI RASClib的支持。在此前的項目中，我們必須先將數(shù)據(jù)傳輸?shù)诫娐钒迳系腟RAM中才能進行處理，但這會嚴重影響性能，因為數(shù)據(jù)的載入和結(jié)果的卸載會造成非常大的開銷。此外，我們也清晰地認識到，IR任務尤其需要大量的片上和板上存儲器，才能實現(xiàn)效率最大化。

此外，為了充分使用FPGA，未來的平臺必須具備兩個重要特性，一是必需能在FPGA之間直接傳輸數(shù)據(jù)，二是必需能夠關閉主機處理器（或用一個主機處理器控制多個 FPGA）。關閉主機處理器的功能尤其重要：在Altix平臺上，即便Itanium處理器完全處于空閑狀態(tài)也不能關閉。但是，空閑的Itanium處理器的功耗也高達工作狀態(tài)下所需功耗的90%。因此，盡管FPGA加速的節(jié)能效果明顯，但我們目前的系統(tǒng)即便在加速器運行過程中主機存儲器空閑狀態(tài)下，其總體節(jié)能作用仍然有限。

開發(fā)FPGA加速型系統(tǒng)的另一重要領域就是軟件。我們的經(jīng)驗明確反映出，主要的復雜問題在于FPGA 和主機系統(tǒng)之間的接口連接：Mitrion-C中的實際 FPGA 應用開發(fā)效率非常高；采用Lemur工具套件構(gòu)建查詢和服務文檔的框架也相對容易開發(fā)。但是，采用RASClib開發(fā)連接主機應用和FPGA接口的代碼非常復雜，而且由于并發(fā)性問題，還非常難以調(diào)試。因而，接口代碼的開發(fā)占據(jù)了絕大部分的開發(fā)時間。

FPGA高級編程的最后一個問題是編譯速度。習慣于C++或Java等語言的開發(fā)人員認為即便應用非常復雜，構(gòu)建時間也應該比較短。除了最基本的設計之外，當前的FPGA工具執(zhí)行綜合以及放置路由工作幾乎都需要一整天的時間。非常長的構(gòu)建時間會嚴重影響工作效率，因而時間應當縮短到一般性軟件構(gòu)建時間，這樣才能使 FPGA 加速更具吸引力。

定制硬件平臺

我們用這個項目探討了FPGA加速的可能性，并展示了FPGA作為數(shù)據(jù)中心綠色環(huán)保技術的巨大潛力。我們希望進一步擴展這項研究，調(diào)查文檔處理所需的全系列工作任務，如語法分析、詞干、索引、搜索以及過濾等。我們清楚地認識到，現(xiàn)有系統(tǒng)在節(jié)能潛力方面很有限，我們希望研究能以業(yè)界最高效率專門執(zhí)行信息檢索任務的可定制硬件平臺。這樣，我們就能顯著加速算法的執(zhí)行，同時大幅度降低能耗，從而開發(fā)出更加環(huán)保、速度更快的數(shù)據(jù)中心。