隨著信息時代高新技術的飛速發(fā)展，人們對及時獲取并顯示各類信息的欲望日益強烈，對傳播媒體的要求也越來越高。而LED顯示屏以亮度高。功耗小。視角廣。故障率低。組合靈活。使用壽命長。顯示內(nèi)容多樣。顯示方式豐富等優(yōu)點，成為多個領域信息顯示的重要媒體之一。但是，由于目前LED顯示屏種類繁多，國內(nèi)。國際LED顯示屏生產(chǎn)廠家很多，多數(shù)公司沒有實行標準化生產(chǎn)，還是按著訂單生產(chǎn)，導致不同廠家以及同一產(chǎn)品不同批次之間的差異較大。給LED顯示屏的安裝。檢測。維修帶來一定的麻煩，所以，為了能實時掌握LED顯示屏的相關特性，設計一種能自動識別LED顯示屏模組特性的智能系統(tǒng)是必要的。本文介紹的是一個以Altera公司的EP2C8Q208C8為核心器件和一個轉接板組成的LED顯示屏模組測試系統(tǒng)，該系統(tǒng)支持幾種常見的LED顯示屏接口（08，12）。該系統(tǒng)通過產(chǎn)生橫線。豎線。斜線。紅色。綠色。藍色等不同圖案，來檢測LED顯示屏模組的掃描方式和走線方式，及L E D是否有壞點，方便顯示屏的安裝和維修。

LED顯示屏模組的原理

LED是發(fā)光二極管（Light Emitting diode）的英文縮寫，早期的L E D產(chǎn)品是單個的發(fā)光管，隨著數(shù)字化設備的出現(xiàn)，LED數(shù)碼管和字符管得到了廣泛的應用，而LED點陣模塊的出現(xiàn)，更是適應了信息化社會發(fā)展的需要，成為大眾傳媒的重要工具，應用領域廣泛。為了適應各種場合的需要，LED點陣模塊的LED發(fā)光燈的個數(shù)。排列方式等各不相同。典型的LED點陣模塊有4*4.8*8.16*16等多種結構形式，如圖1所示為8*8的LED點陣模塊結構圖。

從圖1看，該點陣模塊需要64個LED發(fā)光燈，且每個發(fā)光燈都置于行列的交叉點處，按著行共陽極。列共陰極的結構排列，如果需要點亮某個LED發(fā)光燈，只需將它所在的行置為高電平，所在的列置為低電平即可。

LED顯示屏模組的驅動方法主要有兩種：

掃描型和鎖存型。掃描型是指LED顯示屏上的16行，8行或4行等若干行LED共用一行驅動寄存器，一般分別稱為1/16掃，1/8掃和1/4掃。

對應這幾種掃描方式，有相應的走線方式與之呼應，為了方便描述，用統(tǒng)一的特征碼表示：xx-Pyy-［aa-bb］，方括號表示可以重復多次，如圖2為相應代碼的解釋.1/16掃描的模組可以簡單的描述成16-P16，一路數(shù)據(jù)帶16行.1/8掃描的模組有三種走線方式：8-P8.8-P16-8上蛇形和下蛇形.1/4掃描的模組有六種走線方式：4-P4.4-P8-8上蛇形和下蛇形.4-P16-8上蛇形和下蛇形.4-P16-8-8-16.如圖3為1/8掃描方式8-P16-8上蛇形走線方式的圖解。鎖存型是指顯示屏上的每一個LED燈都有一個獨立的驅動寄存器，與掃描型一樣，鎖存型也有對應的走線方式與之呼應，典型的有1-P16-16.1-P8-1-4-4和1-P8-4-4-16，如圖4為靜態(tài)掃描方式1-P8-1-4走線方式圖解，圖5為靜態(tài)掃描方式1-P8-4-4-16走線方式圖解。

硬件部分設計

本論文采用FPGA作為主控芯片，F(xiàn)PGA具有豐富的基本可編程邏輯單元。布局布線資源.I/O引腳。運行速度快等優(yōu)點，能完成比較復雜的設計。為了能夠測試常用的幾種接口（08.12）的LED顯示屏模組，本系統(tǒng)設計了一塊轉接板。如圖6所示為LED顯示屏模組測試系統(tǒng)的硬件框圖。

本硬件系統(tǒng)包括兩個部分：主控卡和轉接卡。主控卡的核心器件FPGA選用Altera公司生產(chǎn)的EP2C8Q208C8，該器件寄存器資源豐富，可以實現(xiàn)大量數(shù)據(jù)的產(chǎn)生。通過使用VerilogHDL語言對其編程，產(chǎn)生LED顯示屏驅動電路所需的各種時序信號。電源。晶振。按鍵等都屬于該FPGA的外圍電路，電源通過連接12V的外接電源，通過電源芯片轉換成1.2V，3.3V和1.8V，以滿足FPGA所需的各種電壓需求。晶振采用50MHZ的頻率，按鍵主要包括復位和電源開關按鍵，主控卡上的兩排排針，用于與轉接板對接。它們一起組成主控卡部分。轉接卡主要包括74HC245.各種接口對應的插針。各種按鍵和LED指示燈等器件.74HC245主要作用是放大從主控卡接收到的各種驅動信號，并分配給相應接口（08.12）的引腳。各種接口對應的插針用于與LED顯示屏引出的接口對接。按鍵用于顯示方式。顏色。掃描方式和走線方式的切換.LED指示燈用于顯示該轉接板是否處于工作狀態(tài)。

軟件部分設計

本系統(tǒng)軟件部分使用Verilog HDL語言完成軟件編程，Verilog HDL語言簡潔。高效。功能強，是目前世界上最流行的硬件描述語言之一，它能很好的描述數(shù)字系統(tǒng)的結構和行為。因此，本系統(tǒng)選用Verilog HDL作為FPGA的編程語言。如圖7所示為FPGA內(nèi)部的模塊框圖，以16*16LED顯示屏模組為例。本系統(tǒng)主要包括4個模塊：PLL模塊。數(shù)據(jù)產(chǎn)生模塊。顏色切換模塊。雙口RAM讀寫模塊和LED顯示屏驅動模塊。

PLL模塊用于產(chǎn)生后面四個模塊需要的時鐘信號，數(shù)據(jù)產(chǎn)生模塊是根據(jù)需要顯示的圖形信息.LED顯示屏模組的掃描方式和走線方式，給出相應的數(shù)據(jù)，圖形信息包括橫線。豎線。斜線。全亮，如圖8為數(shù)據(jù)產(chǎn)生模塊流程圖。

該模塊首先接收來自轉接板上掃描方式。走線方式和顯示方式切換按鍵的值，每按一次，相應計數(shù)器就加1，默認狀態(tài)掃描方式是16掃，走線方式直行走線，顯示方式是橫線。

系統(tǒng)剛上電時，該模塊按著默認的狀態(tài)產(chǎn)生相應的數(shù)據(jù)，并進行數(shù)據(jù)組織，以滿足顯示屏的走線方式，每產(chǎn)生一個數(shù)據(jù)，數(shù)據(jù)個數(shù)計數(shù)器加1，直到數(shù)據(jù)個數(shù)計數(shù)器的值大于256，停止計數(shù)，將計數(shù)器清零，繼續(xù)產(chǎn)生豎線。斜線等數(shù)據(jù)，循環(huán)往復。

顏色切換模塊負責接收數(shù)據(jù)產(chǎn)生模塊的數(shù)據(jù)，并根據(jù)不同的顏色組合，給R.G.B三種LED發(fā)光燈分配相應的值，顏色組合包括單紅。單綠。單藍。紅和綠雙色。全白，如圖9為顏色切換模塊流程圖。該模塊接收來自轉接板上顏色切換按鍵的值，每按鍵一次，顏色切換計數(shù)器就加1，默認的顏色是紅色，根據(jù)顏色切換計數(shù)器的值確定R.G.B哪些賦值，哪些不賦值。每賦值一次，數(shù)據(jù)個數(shù)計數(shù)器就加1，直到計數(shù)器的值大于256，停止計數(shù)，將計數(shù)器的值清零，并將R.G.B的值置1.

雙口RAM讀寫模塊主要是負責存儲顯示屏的數(shù)據(jù)，以便滿足顯示屏的刷新率。最后，LED顯示屏模組驅動模塊從雙口RAM讀寫模塊讀取數(shù)據(jù)，并將讀取來的數(shù)據(jù)傳輸給LED顯示屏的驅動電路，并由驅動電路驅動LED顯示屏顯示相應的圖形。顏色信息，如圖10為LED顯示屏驅動模塊流程圖。該模塊接收轉接板上掃描方式切換按鍵的值，每按一次，掃描方式計數(shù)器就加1，默認是16掃，即每次鎖存1行數(shù)據(jù)并顯示，根據(jù)掃描方式，確定每次鎖存的行數(shù)（1，2，4或者16）。在鎖存數(shù)據(jù)的同時，分別給LED顯示屏驅動電路的OE使能信號.CLK時鐘信號。行選信號及譯碼器片選信號分配相應的數(shù)據(jù)值。

結束語

本論文以FPGA為核心器件，設計了LED顯示屏模組測試系統(tǒng)，能自動識別LED顯示屏的掃描方式和走線方式，及能檢測LED顯示屏是否有壞點。該系統(tǒng)與傳統(tǒng)的通過連接計算機的控制卡，給顯示屏發(fā)送特定圖片的方式相比，該系統(tǒng)更方便攜帶。操作簡單。測試效率更高，使LED顯示屏的安裝。維修更方便。簡單.