IP核生成文件:XilinxAlteraIP 核生成文件:(Xilinx/Altera同) IP 核生成器生成ip 后有兩個(gè)文件對(duì)我們比較有用,假設(shè)生成了一個(gè) asyn_fifo 的核,則
2012-08-12 12:21:36
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡(jiǎn)介IP核是指:將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改
2011-07-06 14:15:52
IP核簡(jiǎn)介IP核是指:將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
你好,我在使用Xilinx網(wǎng)站的IP核時(shí)遇到了一些問(wèn)題。我已經(jīng)下載了Vivado Webpack,也為此同時(shí)下載了IP-Core的許可證。Vivado Webpack工作正常,但我看不到我下載
2018-12-24 13:50:01
XILINX ISE 14.7,我想建立一個(gè)工程,里面要調(diào)用之前別人的包含SRAM IP核的模塊,需要使用.v和.ngc文件,可是不知道那個(gè).ngc文件該怎么使用,是copy到自己工程目錄然后在工程里面添加進(jìn)去嗎?為什么加進(jìn)去后我的工程文件層次就亂了。。。
2015-04-18 14:21:49
`Xilinx系列FPGA芯片IP核詳解(完整高清書簽版)`
2017-06-06 13:15:16
用的xilinx的FFT 9.1版本的ip核 , 仿真出來(lái)的結(jié)果和我MATLAB算出來(lái)的結(jié)果差的很多,也沒(méi)有倍數(shù)關(guān)系,scaled因數(shù)改了好幾次,沒(méi)有溢出,波形大致相同,但是數(shù)值上差的太多,已經(jīng)弄了快兩周了,求做過(guò)這個(gè)的講講經(jīng)驗(yàn)。
2018-07-10 16:16:31
有沒(méi)有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序,最近在學(xué)習(xí)FFT的IP核的使用,但是仿真結(jié)果有問(wèn)題,所以想找些參考設(shè)計(jì),謝謝
2016-12-25 17:05:38
xilinx dds IP核輸出能不能改為無(wú)符號(hào)數(shù),因?yàn)橐话鉊A轉(zhuǎn)化器只能轉(zhuǎn)化正數(shù)
2015-09-29 18:30:23
的模擬信號(hào),通過(guò)選擇不同的頻率成分來(lái)實(shí)現(xiàn)信號(hào)濾波。濾波器是一種電路,它只允許一定頻率范圍內(nèi)的信號(hào)成分正常通過(guò),而阻止另一部分頻率成分通過(guò)的電路,也叫做經(jīng)典濾波器或濾波電路。實(shí)際上,任何一個(gè)電子系統(tǒng)都具有
2019-06-28 04:20:07
本人在做電磁兼容試驗(yàn)時(shí),臨時(shí)搭配的濾波器,臨時(shí)搭配濾波器沒(méi)有外殼,將濾波器放在電源處,CE102效果很好,但是將濾波器放在客戶產(chǎn)品機(jī)殼內(nèi),濾波器感覺(jué)沒(méi)有效果,CE102過(guò)不了,跟不放效果一樣,請(qǐng)問(wèn)怎么回事?
2017-12-31 20:32:29
濾波器如何延緩信號(hào)?如何設(shè)計(jì)一款可預(yù)測(cè)的濾波器?
2021-04-06 09:39:32
什么是濾波器?濾波器分類分類和作用1.濾波器工程上根據(jù)輸出端口對(duì)信號(hào)頻率范圍的要求,設(shè)計(jì)專門的網(wǎng)絡(luò),置于輸入—輸出端口之間,使輸出端口所需要的頻率分量能夠順利通過(guò),而抑制或削弱不需要的頻率分量,這種
2017-04-22 21:49:23
一、從功能上分;低、帶、高、帶阻。 二、從實(shí)現(xiàn)方法上分:FIR、IIR。 三、按元件分類:濾波器可分為:有源濾波器、無(wú)源濾波器、陶瓷濾波器、晶體濾波器、機(jī)械濾波器、鎖相環(huán)濾波器
2020-06-24 16:06:54
求:RC濾波器,LC濾波器設(shè)計(jì),橢圓低通濾波器設(shè)計(jì)資料???1106765606@qq.com
2013-08-18 19:51:23
AD9854官方設(shè)計(jì)的濾波器將50ohm電阻并聯(lián)在濾波器輸入端,而濾波器設(shè)計(jì)軟件一般都是濾波器輸入串聯(lián)電50ohm電阻,輸出并聯(lián)50ohm電阻負(fù)載,請(qǐng)問(wèn)二者有什么區(qū)別?
2015-12-11 21:45:55
BRAM IP核包括哪幾種類型?Vivado中xilinx_BRAM IP核怎么使用?
2021-03-08 07:11:54
請(qǐng)問(wèn)C濾波器和RC濾波器在特性和用途上有什么區(qū)別嗎?IC的電源管處只用C來(lái)濾波。但在很多單片機(jī)的AD輸入管腳和傳感器的輸出管腳,有時(shí)候會(huì)只用C,而有時(shí)候也會(huì)用RC來(lái)濾波。查了產(chǎn)品手冊(cè)并無(wú)特殊的濾波要求,請(qǐng)問(wèn)為什么會(huì)使用這兩種不同的濾波器。感謝各位大俠賜教!
2015-06-18 11:35:37
我在用fir 核做半帶插值濾波器時(shí),自己寫好tb后,直接用quartus ii 調(diào)用modelsim仿真時(shí),出錯(cuò),提示說(shuō)找不到auk_dspip_lib 庫(kù)怎么解決呀,謝謝大家
2017-11-24 19:28:15
濾波器使用的比較多。 6、相較于IIR濾波器, FIR濾波器有以下的優(yōu)點(diǎn): (1) 可以很容易地設(shè)計(jì)線性相位的濾波器,線性相位濾波器延時(shí)輸入信號(hào),卻并不扭曲其相位,實(shí)現(xiàn)簡(jiǎn)單, 在大多數(shù)DSP處理器
2011-09-24 16:05:53
。iir濾波器運(yùn)算結(jié)構(gòu)通常由延時(shí)、乘以系數(shù)和相加等基本運(yùn)算組成,可以組合成直接型、正準(zhǔn)型、級(jí)聯(lián)型、并聯(lián)型四種結(jié)構(gòu)形式,都具有反饋回路。由于運(yùn)算中的舍入處理,使誤差不斷累積,有時(shí)會(huì)產(chǎn)生微弱的寄生振蕩。3
2018-03-12 13:21:07
的線性相位濾波器IIR濾波器有以下幾個(gè)特點(diǎn):1、IIR數(shù)字濾波器的系統(tǒng)函數(shù)可以寫成封閉函數(shù)的形式。2、IIR數(shù)字濾波器采用遞歸型結(jié)構(gòu),即結(jié)構(gòu)上帶有反饋環(huán)路。IIR濾波器運(yùn)算結(jié)構(gòu)通常由延時(shí)、乘以系數(shù)
2016-08-08 08:49:32
第一個(gè)問(wèn)題的基礎(chǔ)上,我是設(shè)置unsigned還是signed?3、濾波器的設(shè)計(jì),我要給他什么樣子的輸入,仿真看得出什么樣子的結(jié)果?部分代碼如下
2017-05-09 14:18:17
剛接觸FPGA,想用EP4CE6F17C8這個(gè)型號(hào)的altera芯片實(shí)現(xiàn)低通濾波器設(shè)計(jì),我看能直接調(diào)用IP實(shí)現(xiàn),但是網(wǎng)上的資料都是調(diào)用MATLAB生成濾波器所需的系數(shù),還只是用于仿真,但是我想用
2017-08-04 19:25:28
形式,分為直接型、級(jí)聯(lián)型、頻率取樣型和快速卷積型。其中直接型又可以采用串行結(jié)構(gòu)、并行結(jié)構(gòu)、分布式結(jié)構(gòu)。本案例實(shí)現(xiàn)了具有線性相位的半串行結(jié)構(gòu)的FIR濾波器。所謂串行結(jié)構(gòu),即串行實(shí)現(xiàn)濾波器的累加運(yùn)算,將每級(jí)延時(shí)
2017-08-02 17:35:24
RC濾波器和LC濾波器的區(qū)別
2020-12-23 07:34:04
RT所示,這兩個(gè)數(shù)字濾波器怎么使用呢?目前想濾掉5khz后面的波形進(jìn)行處理,這兩個(gè)濾波器應(yīng)該怎么操作最好呢?
2018-08-20 07:12:59
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
最近在使用altera的FIR IP核做半帶濾波器,quartus ii軟件也破解了,firIP核也破解了,modelsin仿真也通過(guò)了,但是下載不了.sof文件到開發(fā)板,大家有用FIR IP核成功實(shí)現(xiàn)下板的經(jīng)驗(yàn)嗎,求大神指點(diǎn)呀。謝謝!
2018-05-11 16:01:15
fpga實(shí)現(xiàn)濾波器fpga實(shí)現(xiàn)濾波器在利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理方面,分布式算法發(fā)揮著關(guān)鍵作用,與傳統(tǒng)的乘加結(jié)構(gòu)相比,具有并行處理的高效性特點(diǎn)。本文研究了一種16階FIR濾波器的FPGA設(shè)計(jì)方法
2012-08-12 11:50:16
。本文研究了一種16階FIR濾波器的FPGA設(shè)計(jì)方法,采用Verilog HDI語(yǔ)言描述設(shè)計(jì)文件,在Xilinx ISE 7.1i及ModelSim SE 6.1b平臺(tái)上進(jìn)行了實(shí)驗(yàn)仿真及時(shí)序分析,并探討了實(shí)際工程中硬件資源利用率及運(yùn)算速度等問(wèn)題。
2012-08-11 18:27:41
testbench進(jìn)行仿真分析,預(yù)計(jì)第五講或第六講開始編寫verilog代碼設(shè)計(jì)FIR濾波器,不再調(diào)用IP核。這的圖發(fā)不出來(lái)。1. 添加DDS的IP核(1) 新建一個(gè)原理圖文件,添加DDS的IP。(2) DDS
2020-01-18 22:05:50
請(qǐng)教各位大師,quartus ii 中調(diào)用fir數(shù)字濾波器IP核,可不知道如何設(shè)置參數(shù),比如如何設(shè)置濾波器的系數(shù)
2013-11-23 20:54:41
本人想使用一個(gè)verilog低通濾波器,IPCore設(shè)置好了,在程序中怎么實(shí)例化,第一次使用低通濾波器,不知道怎么實(shí)例化,書上鎖相環(huán)實(shí)例化有例子我會(huì)實(shí)例化,書上沒(méi)有濾波器例子,怎么實(shí)例化。或者說(shuō)
2017-05-17 21:57:11
的主要性能指標(biāo)7.2 離散傅里葉變換基礎(chǔ)7.2.1 離散傅里葉變換7.2.2 頻域應(yīng)用7.2.3 FFT/IFFT IP Core的使用7.3 XtremeDSP模塊功能介紹7.4 乘累加結(jié)構(gòu)的FIR濾波器
2012-04-24 09:23:33
除了在Xilinx官網(wǎng)上在哪里能下載到Xilinx IP Core 及l(fā)icense? 如FFTFIRCORDIC核等!
2013-06-20 23:51:39
實(shí)現(xiàn)技術(shù),以此為參考,來(lái)評(píng)估現(xiàn)有的各種實(shí)現(xiàn)技術(shù)的優(yōu)劣。RC有源濾波器是由時(shí)不變電阻、電容和有源器件組成,根據(jù)這個(gè)定義,它是不包含電感器的,這樣是可以避免電感龐大笨重的外形,以及相關(guān)的磁場(chǎng)和非線性行為。即便是綜合問(wèn)題,考慮電感器的繞組的電阻和核損,網(wǎng)絡(luò)設(shè)計(jì)也會(huì)因此變的復(fù)雜。
2019-04-23 12:14:50
通過(guò)數(shù)字濾波器可以獲得很窄的帶寬。和模擬濾波器相比,理想的高斯濾波器可以實(shí) 現(xiàn)。數(shù)字濾波器在可接受的價(jià)格內(nèi)有更好的選擇性,如5級(jí)電路模擬濾波器的形狀因 子為10,高斯濾波器為4.6。另外,數(shù)字濾波器
2017-10-13 09:22:59
FIR濾波器如何定義?為什么要使用FIR濾波器?
2021-04-06 07:48:45
新手見諒使用IP核設(shè)計(jì)了一個(gè)10階3級(jí)的CIC濾波器,輸入數(shù)據(jù)位寬12位,輸出最大22位但是仿真出來(lái)的結(jié)果有種溢出的感覺(jué),想不通是怎么回事,求各位前輩幫忙分析~~貼出來(lái)IP核設(shè)置界面,還有matlab處理的結(jié)果{:4_108:}
2013-10-13 16:56:12
我們使用quartusII的fir ip核生成了一個(gè)濾波器,用AD采集了單頻正弦信號(hào)輸入,可是不管輸入頻率多少,濾波器的輸出端口都沒(méi)有輸出,不知道這是為什么啊?
2013-08-12 22:49:58
最近進(jìn)行FPGA學(xué)習(xí),使用FIR濾波器過(guò)程中出現(xiàn)以下問(wèn)題:使用FIR濾波器IP核中,輸入數(shù)據(jù)為1~256,濾波器系數(shù)為,coef =-1469,-14299 ,-2185,10587
2018-11-02 17:17:57
有找到關(guān)于添加IP的文章A simple BBP for RF Transceivers [Analog Devices Wiki] 我想直接使用Xilinx的IP核,但是vivado建立的IP核
2018-08-13 08:03:00
最近在做一個(gè)FIR低通濾波器,利用Matlab 產(chǎn)生濾波系數(shù),導(dǎo)入到Quartus中,再利用其中的FIR IP核進(jìn)行濾波器設(shè)計(jì),在采用分布式全并行結(jié)構(gòu)時(shí),Modelsim 仿真有輸出;如果改為分布式
2018-07-05 08:33:02
各位大佬,xilinx ip核的各個(gè)參數(shù)的含義從哪里看啊
2021-05-30 10:37:27
各位牛人,xilinx Blockset能做A計(jì)權(quán)濾波器嗎?
2013-03-12 14:54:22
Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)基于查找表的結(jié)構(gòu)和全硬件并行執(zhí)行的特性,如何用FPGA 來(lái)實(shí)現(xiàn)高速FIR 數(shù)字濾波器成了近年來(lái)數(shù)字信號(hào)處理領(lǐng)域研究的熱點(diǎn)。目前,全球兩大PLD 器件供應(yīng)商都提供了加速FPGA 開發(fā)的IP(IntelligentProperty,知識(shí)產(chǎn)權(quán))核。
2019-09-05 07:21:15
基于FPGA的FIR濾波器IP仿真實(shí)例 AT7_Xilinx開發(fā)板(USB3.0+LVDS)資料共享 騰訊鏈接:https://share.weiyun.com/5GQyKKc 百度網(wǎng)盤鏈接
2019-07-16 17:24:22
和ip-iq檢測(cè)方式[1].本文利用軟件建立了基于這兩種方法的并聯(lián)有源電力濾波器模型,并進(jìn)行了諧波分析.在圖1中,有源電力濾波器輸入交流電流ic抵消交流電源中電流is的諧波含量,交流電流is是負(fù)載電流iL和全文下載
2010-04-24 09:03:00
我正在嘗試將Xilinx MIG IP Core從1.7版升級(jí)到1.9版。 Coregen UI左側(cè)有一個(gè)方便的“升級(jí)IP核”按鈕,但它顯示為灰色。我需要做什么才能進(jìn)行IP核升級(jí)?我在Kintex
2019-11-04 09:26:19
Xilinx 官方提供的技術(shù)參數(shù)來(lái)實(shí)現(xiàn)對(duì) IP 核的寫控制。寫命令和寫數(shù)據(jù)總線介紹DDR3 SDRAM控制器IP
2022-02-08 07:08:01
本文將簡(jiǎn)單介紹FIR濾波器的原理,詳細(xì)介紹使用Verilog HDL設(shè)計(jì)并行FIR濾波器的流程和方法。接下來(lái)幾篇會(huì)介紹串行結(jié)構(gòu)FIR的Verilog設(shè)計(jì)、使用Quartus和Vivado的IP核
2020-09-25 17:44:38
微波濾波器的分類方法很多,根據(jù)通頻帶的不同,微波濾波器可分為低通、帶通、帶阻、高通濾波器;按濾波器的插入衰減地頻響特性可分為最平坦型和等波紋型;根據(jù)工作頻帶的寬窄可分為窄帶和寬帶濾波器;按濾波器
2019-11-04 09:10:14
怎么區(qū)別交流濾波器與直流濾波器
2015-07-27 00:03:06
相對(duì)無(wú)限沖擊響應(yīng)(IIR)濾波器,有限沖擊響應(yīng)(FIR)能夠在滿足濾波器幅頻響應(yīng)的同時(shí)獲得嚴(yán)格的線性相位特性,而數(shù)據(jù)通信、語(yǔ)音信號(hào)處理等領(lǐng)域往往要求信號(hào)在傳輸過(guò)程中不能有明顯的相位失真,所以FIR
2019-08-23 06:39:46
相對(duì)無(wú)限沖擊響應(yīng)(IIR)濾波器,有限沖擊響應(yīng)(FIR)能夠在滿足濾波器幅頻響應(yīng)的同時(shí)獲得嚴(yán)格的線性相位特性,而數(shù)據(jù)通信、語(yǔ)音信號(hào)處理等領(lǐng)域往往要求信號(hào)在傳輸過(guò)程中不能有明顯的相位失真,所以FIR
2019-08-27 07:16:54
DSP系統(tǒng)中不常用,Quartus和Vivado都沒(méi)有提供相關(guān)的IP核,因此只能自己進(jìn)行Verilog設(shè)計(jì)。本文設(shè)計(jì)參考自杜勇老師的《數(shù)字濾波器的MATLAB與FPGA實(shí)現(xiàn)》。本設(shè)計(jì)將在Vivado環(huán)境
2020-09-27 09:22:58
相關(guān)濾波器、數(shù)字濾波器和虛擬濾波器三者的含義,區(qū)別,聯(lián)系真的是菜鳥一枚啊,求大神幫助
2015-10-14 20:01:46
你好,有可能設(shè)計(jì)一個(gè)帶50濾波器的帶阻濾波器在PSoC上使用濾波器塊嗎?我試過(guò),但實(shí)際上不起作用…謝謝。當(dāng)做,羅米拉。
2019-09-20 06:41:29
; 數(shù)字濾波器由數(shù)字乘法器、加法器和延時(shí)單元組成的一種算法或裝置。數(shù)字濾波器的功能是對(duì)輸入離散信號(hào)的數(shù)字代碼進(jìn)行運(yùn)算處理,以達(dá)到改變信號(hào)頻譜的目的。數(shù)字濾波器可用計(jì)算機(jī)軟件實(shí)現(xiàn),也
2010-05-10 21:04:02
本帖最后由 86xue 于 2011-10-17 11:46 編輯
1.輸入正弦波,用模擬濾波器濾除高頻信號(hào),發(fā)現(xiàn)有相位延遲,怎樣才能補(bǔ)償?shù)簦?.輸入不同頻率,延時(shí)還不同,所以補(bǔ)償方法還要針對(duì)不同頻率都不要有延遲。求解答
2011-10-17 11:46:13
什么是奈奎斯特定理?什么是模擬低通濾波器?什么是數(shù)字有限脈沖響應(yīng) (FIR) 濾波器?模擬低通濾波器和數(shù)字有限脈沖響應(yīng)濾波器有何不同?
2021-07-29 07:27:13
小弟現(xiàn)在需要一個(gè)帶通濾波器,大概設(shè)計(jì)方案是通過(guò)MATLAB的fdatool設(shè)計(jì)濾波器,生成濾波系數(shù),再調(diào)用fpga的ip核,但是這樣占用fpga的太多資源,有沒(méi)有什么更好的方法來(lái)實(shí)現(xiàn),或者是我的參數(shù)設(shè)置不對(duì),貼出我的fir編譯器
2017-07-10 15:20:09
使用的是Vivado,希望使用其FIRIP核設(shè)計(jì)一個(gè)濾波器,該濾波器不是固定結(jié)構(gòu),而是可以根據(jù)項(xiàng)目中的變量filterselect的值選擇其通帶頻率,例如filterselect=0,1,2,3
2017-08-10 05:49:04
求解答怎么利用IP core設(shè)計(jì)收音機(jī)的FIR濾波器
2013-08-09 17:41:36
依次送入FIR濾波器IP核進(jìn)行處理,輸出結(jié)果寫入fir_result.txt文本中。`timescale 1ns/1psmodule zstar_fir_sim();reg clk; reg [15
2020-01-14 09:39:45
如何去實(shí)現(xiàn)程控濾波器的設(shè)計(jì)?設(shè)計(jì)程控濾波器又有何作用?
2021-04-13 06:24:42
給響應(yīng)帶來(lái)了損失。現(xiàn)有的視頻信號(hào)制式包括RGB、分量視頻、復(fù)合視頻和RGB PC圖像等。所有應(yīng)用與制式都希望視頻濾波器能達(dá)到"線性相位",這是群延時(shí)(不同頻率的延時(shí))特性所要
2021-05-14 07:55:00
我用MATLAB設(shè)計(jì)好單位增益的濾波器系數(shù),然后導(dǎo)入 FIR 的IP核里面,系數(shù)轉(zhuǎn)換成定點(diǎn)數(shù)了,但是此時(shí)顯示的濾波器幅頻特性曲線卻是100dB的放大倍數(shù),求問(wèn)怎么讓其變成單位增益?
2018-01-27 13:53:00
帶通濾波器(BPF)被廣泛用于通帶非常窄、通帶以外任何其它頻率被衰減的應(yīng)用。公式(1)是帶通濾波器的二階帶通傳輸函數(shù):其中,K代表恒定的濾波器增益,Q代表濾波器的品質(zhì)因數(shù)。
2019-06-24 07:23:07
本人FPGA小白一枚,最近使用到FPGA的IP核遇到一個(gè)問(wèn)題。比如說(shuō):某個(gè)IP,用于計(jì)算sin函數(shù),使用了流水線機(jī)制,所有從輸入到輸出需要20個(gè)時(shí)鐘周期的延時(shí)。另外,還有一個(gè)IP,從輸入到輸出需要1
2021-06-19 11:06:07
請(qǐng)教大家誰(shuí)用過(guò) Xilinx PCIe IP 核啊?
2014-01-15 14:38:28
AD9361的FIR濾波器是否可以配置成RRC濾波器?只能用作低通濾波器嗎?另外,F(xiàn)IR濾波器的2/4倍插值是對(duì)原信號(hào)進(jìn)行補(bǔ)0嗎?
2019-01-07 11:31:53
書籍共七章,首先概括介紹了有源濾波器的種類和結(jié)構(gòu)特點(diǎn),接著分開詳細(xì)介紹了巴特沃斯和切比雪夫低通濾波器,帶通濾波器,帶阻濾波器,全通和恒定延時(shí)濾波器的特點(diǎn)和實(shí)際的設(shè)計(jì)方法。本資料來(lái)自 世紀(jì)電影網(wǎng) wkubae所發(fā)資料
2020-11-18 22:22:25
相同,濾波器階數(shù)為10。 圖1 可以發(fā)現(xiàn)轉(zhuǎn)置型結(jié)構(gòu)不對(duì)輸入數(shù)據(jù)寄存,而是對(duì)乘累加后的結(jié)果寄存,這樣關(guān)鍵路徑上只有1個(gè)乘法和1個(gè)加法操作,相比于直接型結(jié)構(gòu),延時(shí)縮短了不少。 綜合得到結(jié)果
2019-06-28 08:22:02
頻率濾波器大概分為帶通、帶阻、高通、低通。特性不同的模擬濾波器中經(jīng)典濾波器有Butterworth 和 Chebyshev 。其中,Butterworth 濾波器特點(diǎn)是通帶處幅值特性平坦,而 Chebyshev 濾波器則比前者的截至特性要好,但通帶處的幅值有振蕩。
2019-09-19 09:00:57
有源濾波器中數(shù)字低通濾波器的設(shè)計(jì)及其DSP實(shí)現(xiàn)摘要:介紹了基于瞬時(shí)無(wú)功功率理論的ip iq 諧波檢測(cè)方法及對(duì)低通濾波器的要求,分析討論了數(shù)字低通濾波器的類
2010-05-13 17:19:18
90 抗混迭濾波器,什么是抗混迭濾波器
背景知識(shí):基本原理:抗混疊濾波器g(n)的輸入和輸出之間的卷積關(guān)系如下
2010-03-24 14:02:02
1287 光濾波器,什么是光濾波器
基于干涉原理的濾波器:熔錐光纖濾波器、Fabry-Perot濾波器、多層介質(zhì)膜濾波器、馬赫-曾德干涉濾波
2010-04-02 16:54:04
2190 數(shù)字濾波器用于離散系統(tǒng);模擬濾波器用于連續(xù)時(shí)間系統(tǒng),也可以用在離散時(shí)間系統(tǒng)中,比如SC(開關(guān)電容)濾波器。 數(shù)字濾波器 由數(shù)字乘法器、加法器和延時(shí)單元組成的一種算法或裝置。
2012-03-30 14:11:39
4878 Xilinx FIR IP的介紹與仿真 1 xilinx fir ip 簡(jiǎn)介 1)符合 AXI4-Stream 的接口 2)高性能有限脈沖響應(yīng)(FIR),多相抽取器,多相內(nèi)插器,半帶,半帶抽取
2020-10-30 12:29:01
511
評(píng)論