賽靈思推出業界領先的高級設計工具System Generator for DSP 2015.3版，該工具可讓系統工程師運用賽靈思All Programmable器件設計高性能的DSP系統。借助新的System Generator，算法開發人員可在其熟悉的MATLAB和Simulink模型化設計環境中創建生產質量級的DSP實現方案，而且相校傳統 RTL 可大幅縮短設計時間。最新版提供了更高級的設計抽象，并可通過新型的模塊集中、更快的仿真和編譯運行時間，將無線電算法的設計生產力提高7倍。

更高級的設計抽象

新版System Generator 配合Vivado Design Suite，可讓系統設計人員不通過HDL Coder與System Generator模塊層級之間的互操作性實現更高級的設計抽象，這種方法能提供高級目標優化代碼的靈活組合，從而達到最佳實現結果。全新流程能在System Generator中提供可復用的數據路徑實現方案，能方便地連接到包含JESD204和CPRI接口以及無線電IP（如峰值因數抑制）的SoC平臺。

MathWorks公司研究員Jim Tung指出：“MathWorks將繼續擴展代碼生成、驗證和平臺支持功能，充分滿足賽靈思FPGA和All Programmable SoC的無線電算法需求。增強型System Generator能配合HDL Coder使用，實現快速原型設計，其生成的量產級IP能用于Vivado IP Integrator，并用Simulink仿真高級行為算法和優化的IP，從而大幅縮短我們共同客戶的產品上市時間。”

增強型模塊集將驗證編譯速度提升7倍

System Generator數字上下變頻 （DUC/DDC）模塊集的易用性大幅提升，使得更加便于無線算法開發。這些新型模塊還添加了有助于加速驗證和編譯運行時間的增強功能，所有這些模塊提供了七八種參數設置。FIR數字濾波器模塊與MathWorks的濾波器設計分析工具緊密集成在一起，可打造出面積優化的濾波器，包括定點分數插值濾波器或抽取濾波器。正弦波和復數乘積模塊能大幅簡化用于高采樣頻率下頻率轉換的調制解調器的設計。再量化模塊支持數據類型的快速操作，能在數據路徑任何節點上實現動態范圍的最大化。

加速設計探索和迭代設計收斂

開發人員能用System Generator波形觀測儀方便地交叉探測多個時鐘域上的模塊。最新交互式交叉探測技術不僅能加速設計探索，而且還可支持迭代設計收斂。利用時序分析交叉探測技術，算法開發人員能快速識別關鍵路徑并找出影響算法吞吐量和時延的瓶頸問題，從而快速做出調整。該新版本還有一個新的提升之處，那就是System Generator基于硬件的協同仿真功能，可將驗證和運行時間縮短45倍。