流媒體視頻、云服務和移動數據推動了全球網絡流量的持續增長。為了支持這種增長，網絡系統必須提供更快的線路速率和每秒處理數百萬個數據包的性能。在網絡系統中，數據包的到達順序是隨機的，且每個數據包的處理需要好幾個存儲動作。數據包流量需要每秒鐘訪問數億萬次存儲器，才能在轉發表中找到路徑或完成數據統計。
　　數據包速率與隨機存儲器訪問速率成正比。如今的網絡設備需要具有很高的隨機訪問速率（RTR）性能和高帶寬才能跟上如今高速增長的網絡流量。其中，RTR是衡量存儲器可以執行的完全隨機存儲（讀或寫）的次數，即隨機存儲速率。該度量值與存取處理過程的處理位數無關。RTR是以百萬次/每秒（MT/s）為單位計量的。
　　相比于高性能網絡系統需要處理的隨機流量的速率，當今高性能DRAM能夠處理的要少一些。QDR-IV SRAM旨在提供同類最佳的RTR性能，以滿足苛刻的網絡功能要求。圖1量化了QDR-IV相比于其它類型的存儲器在RTR性能方面的優勢。即使與最高性能的存儲器相比，QDR-IV仍能提供兩倍于后者的RTR性能，因此，它是那些需要執行要求苛刻的操作－如更新統計數據、跟蹤數據流狀態、調度數據包、進行表查詢－的高性能網絡系統的理想選擇。
　　在本系列的第一部分中，我們將探討兩種類型的QDR-IV存儲器、時鐘、讀/寫操作和分組操作。
　　
　　圖1. QDR-IV性能對比
　　不同類型的QDR-IV：XP和HP
　　QDR-IV 有兩種類型。HP在較低頻率下工作，而且不使用分組操作。 XP面向最高性能的應用，可以使用分組操作方案，并在較高頻率下工作。
　　QDR-IV的讀寫時延由運行速度決定。表1 定義了工作模式和每個模式所支持的頻率。
　　表1. 工作模式
　　QDR-IV HP SRAMQDR-IV XP SRAM
　　時鐘頻率600 MHz667 MHz933 MHz1066 MHz
　　讀時延5個周期5個周期8個周期8個周期
　　8.33 ns7.5 ns8.57 ns7.5 ns
　　寫時延3個周期3個周期5個周期5個周期
　　分組操作否是
　　總線寬度x18， x36
　　I/O類型1.1 V與1.2 V POD
　　1.2 V與1.25V HSTL/SSTL
　　封裝361 FCBGA
　　端口配置讀寫雙向端口
　　容量144 Mb， 72 Mb
　　QDR-IV SRAM具有兩個端口，即端口A和端口B。由于可以獨立訪問這兩個端口，所以對存儲器陣列進行的任何讀/寫訪問組合均可得到最大的隨機數據傳輸速率。在QDR-IV中，對每個端口進行訪問時需要使用雙倍數據速率的通用地址總線（A）。端口A的地址在輸入時鐘（CK）的上升沿上被鎖存，而端口B的地址在輸入時鐘（CK）的下降沿上或在CK#的上升沿上被鎖存。控制信號（LDA#、LDB#、RWA#和RWB#）以單倍數據速率（SDR）工作，并用于確定執行讀操作還是寫操作。兩個數據端口（DQA和DQB）均配備了雙倍數據速率（DDR）接口。該器件具有2字突發的架構。器件的數據總線帶寬為 × 18或 × 36。
　　QDR-IV SRAM包括指定為端口A和端口B的兩個端口。因為對兩個端口的訪問是獨立的，所以對于對存儲器陣列的讀/寫訪問的任何組合，隨機事務速率被最大化。 對每個端口的訪問是通過以雙倍數據速率（即時鐘的兩個邊沿）運行的公共地址總線（A）。 端口A的地址在輸入時鐘（CK）的上升沿鎖存，端口B的地址在CK的下降沿或CK＃的上升沿鎖存。 控制信號（LDA＃，LDB＃，RWA＃和RWB＃）以單數據速率（SDR）運行，它們決定是執行讀操作還是寫操作。 兩個數據端口（DQA和DQB）都配有雙倍數據速率（DDR）接口。 該器件采用2字突發架構。 它提供×18和×36數據總線寬度。