目前行業專網通信頻段稀缺，不能滿足各行業對于專網通信的快速增長需求，關鍵行業的通信技術受制于國外廠商。本論文研究面向行業專網應用的軟件無線電接收機芯片關鍵技術，對可重構技術、抑制帶外干擾技術、抑制諧波干擾技術、校準技術、低噪聲高線性射頻前端電路和可重構低功耗模擬中頻電路設計技術開展深入研究。

　　研究了抗干擾接收機的關鍵技術，提出了一種基于抗干擾低噪聲放大器、電壓型無源混頻器和電流域低通濾波器的帶外抑制接收機系統架構，提高了接收機抑制帶外干擾信號的能力；并提出了一種基于矢量增益調節實現增益失配和相位失配校準的諧波抑制校準技術，提高了接收機抑制諧波干擾信號的能力。

　　研究了低噪聲、高線性、低功耗的電路設計技術，提出了一種雙重反饋低噪聲放大器結構，提高了帶外抑制能力，降低了噪聲系數；并提出了兩款高性能運算放大器結構，采用調零電阻密勒前饋電容和有源前饋技術提高了運算放大器高頻性能，采用準靜態懸空柵技術提高了運算放大器驅動能力。

　　研究了數字輔助自動校準技術，提出了一種低噪聲放大器LC 負載諧振頻率校準技術，利用接收機下混頻通道完成校準過程，降低了校準實現復雜度；并提出了一種分段線性功率檢測器結構，可以同時提高檢測靈敏度和動態范圍。

　　基于所提出的關鍵技術， 本論文采用65nm CMOS 工藝實現了兩款0.1-5.0GHz 軟件無線電接收機芯片。第一款芯片采用三條并行射頻前端通道以滿足不同應用環境的需求，具有工作模式靈活可重構的特點。第二款芯片采用了基于8 相電壓型無源混頻器的系統架構，具有同時抑制帶外干擾和諧波干擾的能力。測試結果表明，接收機最大增益為100dB，噪聲系數為1.7dB，-5dBm 帶外強干擾情況下噪聲系數為16dB，芯片功耗為20-76mW。校準后的帶外IIP2 為71dBm，鏡像抑制度為58dB，三階和五階諧波抑制分別為61dB和68dB。兩款接收機芯片可以支持DVB-H、LTE、802.11g 和ZigBee 等主流通信標準，對TDD-LTE 解調信號的誤差矢量幅度為5%。