目前，隨著集成電路集成度的增加，電子計算機向微型化和超微型化方向發展，微型計算機已成為導彈，智能機器人，人類宇宙和太空和太空奧妙復雜系統不可缺少的智能部件。在一些工業控制中，經常需要以多臺單片機作為下位機執行對被控對象的直接控制，以一臺PC機為上位機完成復雜的數據處理，組成一種以集中管理、分散控制為特點的集散控制系統。

　　串口是計算機上一種非常通用的設備通訊協議，大多數計算機包容兩個基于RS232的串口。串口同時也是儀器儀表設備通過用的通訊協議，很多GPIB兼容的設備也帶有RS-232口。同時串口通訊協議也可以用于獲取遠程采集設備數據。所以，深入的理解學習和研究串口通信相關知識是非常必要的。此次數字系統課程設計選題為“串行通信接收接口（數碼管）”，使用DE2開發板來實現一個主從式的總線通訊系統，即實現PC機與DE2的數據接收，并在數碼管上顯示。通過此次設計，對串口通訊的原理和應用融會貫通，為以后的時間工作儲備知識和研究打下基礎。

　　串行通信接收接口（數碼管）

　　基本要求：掌握RS232串口的協議，運用DE2的串口進行接收PC的數據。波特率為9600，8位數據位，無奇偶校驗，一個停止位。

　　硬件驗證要求：在PC機通過“串行通信調試助手”軟件發送數據，DE2通過串口接收數據，完成接收數據后在數碼管上面進行顯示。

　　首先，對課設選題的分析與方法選擇：串行通信中，線路空閑時，線路的TTL電平總是高，經反串行通信中，線路空閑時，線路的TTL電平總是高，經反向RS232的電平總是低。一個數據的開始RS232線路為高電平，結束時RS232為低電平。數據總是從低位向高位一位一位的傳輸。示波器讀數時，左邊是數據的低位。由此進行數據的輸送。

　　課程設計的目的：

　　學習RS-232串口通信數據結構，并編程完成串行數據的接收和顯示。

　　掌握RS-232的工作機制與原理。

　　熟練掌握Quartus2軟件的使用。

　　了解CPLD/FPGA實驗箱。

　　2.課程設計題目描述和要求：

　　（1）課程設計題目：基于FPGA的串口通信程序設計。

　　（2）課程設計要求：

　　下述設計內容需由學生個人獨立完成：

　　1．理解電路原理圖與工作過程；

　　2．掌握RS-232電氣特性；

　　3．掌握RS-232通信原理及串口通信數據格式，并編程完成串行數據的接收和顯示；

　　4．能正確處理編程與調試過程中所遇到的問題;

　　5. 在FPGA中構造一個異步串行通信控制模塊，完成PC機發送的接收，并設計顯示模塊，完成接收數據的顯示

　　（3）要求的設計成果：

　　掌握RS232串口的協議，運用DE2的串口進行接收PC的數據。波特率為9600，8位數據位，無奇偶校驗，一個停止位。

　　硬件驗證要求：在PC機通過“串行通信調試助手”軟件發送數據，DE2通過串口接收數據，完成接收數據后在數碼管上面進行顯示。

　　課程設計報告內容：

　　3.1課程設計方案及基本原理：

　　1、Verilog簡介

　　Verilog是一種流行的硬件描述語言，他是由工業界開發的，1984年，Verilog作為一種私用的硬件描述語言，由Gateway Design Automation公司給出，1988年，Synopsis公司為Verilog開發了綜合工具。1995年，Verilog成為IEEE的一個標準。Verilog 適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設計和描述。

　　Verilog的語法是基于C語言的。由于是基于C語言，所以它更容易掌握。本設計中采用Verilog語言進行設計。

　　2、設計工具簡介

　　本次設計是基于Altera公司的QuartusII軟件。

　　Quartus II 是Altera公司的綜合性PLD開發軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。

　　QuartusII支持Altera的IP核，包含了LPM/MegaFuction宏功能模塊庫，使用它，可以簡化設計的復雜性，加快設計速度。QuartusII平臺支持一個工作組環境下的設計要求，其中包括支持基于Internet的協作設計。此外，QuartusII通過和DSP Builder工具與Matlab/SIMULINK相結合，可以方便地實現各種DSP應用系統；支持Altera的片上可編程系統開發，集系統級設計、嵌入式軟件設計、可編程邏輯設計于一體，是一種綜性的開發平臺。

　　3、設計方案：

　　利用實驗箱上的MAX232芯片控制通過適當分頻（分頻的目的是為了達到要求的波特率，控制數據傳輸速率）的串行輸入信號，并將其轉換為并行信號并通過實驗箱上的數碼管的后兩位顯示從計算機中傳輸出來的16進制數。例如在計算機端輸入（FF）則會在試驗箱上看到（000000FF）的顯示圖示。

　　4、基本原理：

　　RS-323C標準是美國EIA（電子工業聯合會）與BELL等公司一起開發的1969年公布的通信協議。它適合于數據傳輸速率在0～20000b/s范圍內的通信。這個標準對串行通信接口的有關問題，如信號線功能、電器特性都作了明確規定。

　　EIA-RS-232C中+3V~+15V之間的電平為‘0’，-3V~-15V的電平為‘1’；與TTL以高低電平表示邏輯狀態的規定不同。因此，為了能夠同計算機接口或終端的TTL器件連接，必須在EIA-RS-232C與TTL電路之間進行電平和邏輯關系的變換。實現這種變換的方法可用分立元件，也可用集成電路芯片。目前較為廣泛地使用集成電路轉換器件，如MC1488、SN75150芯片可完成TTL電平到EIA電平的轉換，而MC1489、SN75154可實現EIA電平到TTL電平的轉換。MAX232芯片可完成TTL←→EIA雙向電平轉換。