ADI/Xilinx SDR快速原型制作平臺： 功能、優勢以及工具 作者：Di Pu, Andrei Cozma 和 Tom Hill 摘要 無線系統的概念與設計實現之間存在巨大的差異。要縮小這種差異通常都要涉及到幾組來自各領域的工程師團隊（比如RF、SW、DSP、HDL和嵌入式Linux?），并且很多情況下項目在開發的早期階段便由于難以協調各設計團隊而偏離了原先計劃。 本系列文章分為四個部分，將討論平臺和工具的進步；這些技術進步允許開發人員快速進行無線系統的仿真與原型制作，同時建立與保持投入生產的可實現路徑。作為實際過程的一個示例，我們將對無線SDR平臺進行原型制作，該平臺可接收并解碼自動相關監視廣播 (ADS-B) 信號，以便我們檢測并匯報附近飛行中的商用飛機的位置、高度和速度。本例中需用到MATLAB?和Simulink，以及集成和內嵌硬件/軟件的技能。硬件平臺將采用ADI/Xilinx?軟件定義無線電 (SDR) 原型制作系統。使用MATLAB和Simulink?后，將執行下列任務： 設計用來解碼ADS-B消息的信號處理算法 仿真接收ADS-B信號的RF接收器 生成C語言代碼和HDL代碼 以目標收發器和FPGA上的記錄數據和實時數據驗證HDL代碼 最終得到一個能夠在適于生產的硬件上實現的可行RF SDR設計，我們將把它帶到當地機場來驗證性能和功能。 該文章系列有四部分，第一部分將討論ADI/Xilinx SDR原型制作系統、該系統的功能和優勢，并簡要描述工具流程。第二部分將回顧自動相關監視廣播 (ADS-B) 信號，并解釋仿真時如何在MATLAB和Simulink中解碼它們的信息。第三部分將討論和演示如何使用環路中硬件 (HIL) 并以目標收發器捕捉信號，并同時在Simulink的主機中進行信號處理以便驗證。第四部分將說明如何通過第二部分開發并在第三部分驗證的算法，并使用MathWorks的HDL編碼器以及嵌入式編碼器生成代碼，然后在生產硬件中進行部署；最后，我們將在機場采用真正的ADS-B信號來操作平臺。 簡介 隨著人們對通信方式和手段的需求呈指數式增長，方便而經濟高效地修改無線電設備也隨之成為一項重要的業務。在這樣的背景下，軟件定義無線電技術最近得到了廣泛的部署，因為這項技術推動通信向著靈活、高性價比、功能更強大的方向發展1。SDR系統的目的是在軟件和可重復編程邏輯中部署盡可能多的調制/解調和數據處理算法，以便通信系統能夠僅通過更新軟件和可重復編程邏輯而輕松進行再配置，并且無需更改硬件平臺。 隨著片上系統 (SoC) 的出現（比如集CPU的靈活性與FPGA的處理能力于一體的Xilinx Zynq.? All Programmable SoC），設計人員終于能夠將SDR系統的數據處理功能和其它處理任務納入單個器件中。數據調制/解調算法等處理密集型任務分流至器件的可編程邏輯，而數據解碼和渲染、系統監控和診斷以及用戶界面等任務延緩至處理單元進行。 同時，無線系統的原型制作數十年來一直是個爭論不休的話題，而最近幾年才剛出現針對FPGA的完整設計流程 — 從模型創建到完整實施 — 這要歸功于像MathWorks的MATLAB和Simulink等建模和仿真工具的革命。無線系統的原型制作正在改變工程師和科學家工作的方式，它將設計任務從實驗室和現場帶到了桌面上2。現在，工程師可以對整個無線系統（比如SDR系統）進行建模，從而可觀察系統的表現，并在現場實際實施之前進行調節。這樣做有很多好處，比如加快系統集成、減少對設備的依賴。此外，完成SDR系統的Simulink模型之后，C語言代碼和HDL代碼可自動生成，然后部署到Zynq SoC上，從而節省時間并避免手動編碼錯誤。將系統模型鏈接到快速原型制作環境可進一步降低風險，因為后者允許SDR系統在實際條件下運作。 該文章系列有四部分，第一部分將討論ADI/Xilinx SDR快速原型制作系統、該系統的功能和優勢，并簡要描述工具流程。文章解釋了ADI RF IC技術和參考設計硬件與軟件如何降低設計技巧，從而使客戶減輕風險，并縮短產品上市時間。 用于SDR的Zynq 當需要執行數據處理、通信和用戶界面等具有不同處理帶寬要求和實時限制的任務組合時，需要用到高級SDR系統。為了實現這樣的系統，所選的硬件平臺必須魯棒且可擴展，同時還需為將來的系統改進和擴張創造條件。Xilinx Zynq-7000 All Programmable SoC滿足這些要求，提供高性能處理系統以及可編程邏輯，如圖1所示3。可編程邏輯配上處理系統便具有了出色的并行處理能力、實時性能、快速計算能力以及連接的多樣性。 圖1. Xilinx Zynq SoC功能框圖 Zynq SoC的處理系統包括一個雙核ARM? Cortex?-A9處理器和一個NEON協處理器，以及多個用于加速軟件執行的浮點擴展單元。為了完全發揮系統的能力，可以在雙核ARM處理器上采用嵌入式Linux或實時操作系統。該處理器是自足的，可在不配置可編程邏輯的情況下使用，這點對于軟件開發人員來說很重要，他們可以與設計FPGA結構的硬件開發人員同時進行代碼的開發工作。 在可編程邏輯方面，該器件擁有多達444,000個邏輯單元和2,200個DSP Slice，可提供巨大的處理帶寬，允許Zynq設備應對各種充滿挑戰的信號處理應用。5個高吞吐速率的AMBA?-4 AXI高速互連將可編程邏輯緊密地耦合到處理系統，提供相當于3,000以上引腳的有效帶寬4。 用于SDR的AD9361捷變寬帶RF收發器 近年來，ADI公司將革命性的SDR產品推向了市場，以支持不斷變化的SDR要求和系統架構。在這方面，ADI最重要的產品包括AD9361/AD9364集成式RF捷變收發器。AD9361 (2 × 2)5和AD9364 (1 × 1)6是用于SDR架構的高性能、高度集成的RF收發器IC，適合無線通信基礎設施、防務電子系統、RF測試設備和儀器，以及通用軟件定義無線電平臺等應用。這些器件集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器或FPGA提供可配置數字接口，從而簡化設計導入。這些芯片工作頻率范圍為70 MHz至6 GHz，涵蓋大部分特許執照和免執照頻段，通過對AD9361和AD9364器件編程可改變采樣速率、數字濾波器和抽取參數，使該芯片支持的通道帶寬范圍為低于200 kHz至56 MHz7。圖2顯示了AD9361器件的功能框圖。 圖2. AD9361功能框圖 為了幫助客戶縮短產品上市時間并減輕整體開發負擔，ADI公司更進一步，提供的SDR解決方案可用于具有無縫FPGA連接能力的完整生態系統中，為完整的無線電系統設計提供快速原型制作和開發環境。AD-FMCOMMSx-EBZ快速開發和原型制作板屬于高速模擬FMC模塊，集成AD9361或AD9364捷變RF收發器IC或分立式信號鏈，可無縫連接Xilinx FPGA開發平臺生態系統。這些板可完全通過軟件定制，無需更改任何硬件，提供可供下載的Linux驅動程序和裸機軟件驅動程序、原理圖、電路板布局文件和有助于設計的參考材料，可前往ADI的Wiki知識庫獲取。表1總結了不同FMCOMMSx平臺的產品特性。 表1. FMCOMMSx平臺 平臺 產品特性 AD-FMCOMMS5-EBZ 該SDR快速原型制作板集成兩個AD9361 2 × 2捷變收發器IC，能夠為4個接收器通道和4個發送器通道提供完全同步能力，可創建4 × 4 MIMO系統的任意子系統。支持寬帶70 MHz至6 GHz和2.4 GHz調諧端口。AD-FMCOMMS5-EBZ資源頁面（wiki知識庫）： AD-FMCOMMS4-EBZ 該1 × 1 SDR快速原型制作板集成AD9364捷變RF收發器IC，可經軟件配置在2400 MHz至2500 MHz范圍內實現最高RF性能，或者可經軟件配置工作在AD9364的70 MHz至6 GHz完整RF調諧范圍內，以進行系統原型制作和開發。AD-FMCOMMS4-EBZ資源頁面（wiki知識庫）： AD-FMCOMMS3-EBZ