本文實現了一種基于CPLD控制的視頻采集模塊。CPLD主要通過視頻A/D的輸出狀態信號以及TMS320C6x DSP的相應輸出控制信號生成FIFO的控制信號，實現視頻數據流的傳輸通路。這種純硬件實現的控制電路可以大大減少DSP的開銷，減少軟件實現的難度;同時可以作為一個集成的視頻采集模塊，用在一般的DSP芯片上，減少硬件開發的難度。

　　本文實現了一種在采集A/D模塊、專用視頻FIFO以及DSP微處理使用CPLD作為純硬件控制的方案。使用這種方案的創新點是首先因為使用的是幀存儲器FIFO，存儲一幀或者一場視頻數據，這樣可以大大減輕DSP的開銷，提高DSP的效率，從而更好的提高視頻處理的實時性;其次因為接口邏輯比較復雜，一般用軟件實現起來比較困難，使用可編程CPLD實現全部的硬件接口邏輯，減少軟件設計的難度，減少DSP的開銷。同時可以發揮CPLD現場可編程的特點，可以像軟件一樣更改;最后可以作為一個集成的通用硬件采集模塊。

　　 本文實現的是基于TI TMS320C6x的DSP的視頻采集壓縮卡的A/D采集模塊以及接口控制模塊。在采集模塊主要功能是將從CCD攝像頭輸入的模擬視頻信號轉換為數字信號，普通CCD攝像頭的輸出是NTSC制式的復合全電視信號CVBS信號，通過SAA7114H TV解碼芯片將模擬TV信號解碼，轉換為符合I TU R HT. 601標準的數字視頻信號，并且由CPLD控制模塊將數據存儲到專用的視頻FIFO芯片，中斷DSP讀取數據處理。具體的信號控制見圖1.1。

　　2.模塊介紹

　　2.1.視頻采集模塊

　　采集模塊采用PHILIPS公司的視頻A/D芯片SAA7114H，該專用視頻A/D具有6路模擬視頻輸入，兩個模擬預處理通道，并且抗混濾波、梳狀濾波都被集成到芯片內部，這樣對于硬件設計帶來了極大的方便。同時場同步信號IGPV，行同步信號IGPH，有效圖像數據輸出信號IDQ，時車南毓中信曇rrr V都有管腳直接引出，這樣省去了以往的時鐘同步電路的設計，可靠性也有所提高。系統內部鎖相環技術的集成使得可靠性和設計復雜度都有極大的降低。SAA7114H的配置支持IZC，可以通過DSP的通用I/O口軟件模擬IZC總線。

　　 從圖2可以看出整個過程是在ICLK在上升沿觸發，在IDQ有效的情況下傳輸的數據有效，數據輸出的格式為（下為奇數場的一行數據掃描）

　　FF00 0080 UOYO， VOY1，UlY2， VlY3，。。.。。.。。……，U319Y638， V320Y639

　　其中FF00和0080是奇數場標志位。