ADC，Analog-to-Digital Converter的縮寫，指模/數轉換器或者模擬/數字轉換器。是指將連續變量的模擬信號轉換為離散的數字信號的器件。真實世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉換成更容易儲存、處理和發射的數字形式。模/數轉換器可以實現這個功能，在各種不同的產品中都可以找到它的身影。
　　多片高速ADC和DAC在閉環系統中的關鍵作用
　　本文討論閉環系統的關鍵要素，重點關注模/數轉換器（ADC）和數/模轉換器（DAC）的關鍵角色。文章介紹多片高速ADC和DAC作為控制系統核心的關鍵作用和性能優勢。最后，我們以MAXREFDES32和MAXREFDES71參考設計為例，介紹隔離電源和數據子系統在工業閉環中的應用。
　　PCB層級中時序交錯式超高速ADC解決方案
　　本文將探討運用時序交錯式類比數位轉換器時所出現的技術挑戰，并對此提供實用的系統設計解決方案。本文也將說明可以解決目前已知問題的創新元件的特色及設計技術。
　　一種用于高速ADC的采樣保持電源電路的設計
　　本文基于TSMC 0.25μm CMOS工藝，設計了一個具有高增益、高帶寬的OTA，并且利用該OTA構造一個適用于10位，100 MS/s的流水線ADC的采樣保持電路。文章討論了適宜采用的跨導運算放大器的結構以及對其性能產生影響的因素和采樣保持電路的結構，最后給出了仿真結果。
　　如何挑選一個高速ADC
　　高速ADC的性能特性對整個信號處理鏈路的設計影響巨大。系統設計師在考慮ADC對基帶影響的同時，還必須考慮對射頻（RF）和數字電路系統的影響。由于ADC位于模擬和數字區域之間，評價和選擇的責任常常落在系統設計師身上，而系統設計師并不都是ADC專家。
　　3GSps超高速ADC系統設計解決方案
　　本文中的參考設計將采用ADC083000/B3000。時鐘源是高速數據轉換系統中最重要的子電路之一。這是因為時鐘信號的定時精度會直接影響ADC的動態性能。為了將這種影響最小化，ADC的時鐘源必須 具有很低的定時抖動或相位噪聲。
　　減少高速ADC系統中的數字反饋
　　本文解釋了數字反饋，并討論了一種新的創新性 ADC，這種 ADC 內置了一些功能，在良好設計的布局也許不足以解決問題的情況下，這些功能可用來克服數字反饋。
　　副邊變壓器端接提升高速ADC的增益平坦度
　　本文以MAX1124 （Maxim近期推出的250MHz、10位高IF ADC）為例，討論不同的端接架構以及對高速ADC增益平坦度和動態范圍的影響。
　　高速ADC電源設計方案
　　本文介紹對于了解高速ADC電源設計至關重要的各種測試測量方法。為了確定轉換器對供電軌噪聲影響的敏感度，以及確定供電軌必須處于何種噪聲水平才能使ADC實現預期性能，有兩種測試十分有用：一般稱為電源抑制比（PSRR）和電源調制比（PSMR）。
　　12位高速ADC存儲電路設計與實現
　　本文詳細介紹了一種高 速A/D轉換芯片AD9225的結構和應用，在比較了各種高速數據采集系統的存儲方案的基礎上，給出了AD9225與628512存儲器的接口電路。該電路實際上是高
　　速ADC與一般RAM接口的縮影。在寫信號的實現上，采用了控制邏輯，具有創新性和通用性。
　　一種用于高速ADC的采樣保持電路的設計
　　本文基于TSMC 0.25μm CMOS工藝，設計了一個具有高增益、高帶寬的OTA，并且利用該OTA構造一個適用于10位，100 MS／s的流水線ADC的采樣保持電路。文章討論了適宜采用的跨導運算放大器的結構以及對其性能產生影響的因素和采樣保持電路的結構，最后給出了仿真結果。
　　高速ADC設置共模輸入范圍
　　輸入共模電壓范圍（Vcm）對于包含了基帶采樣和高速ADC的通信接收機設計非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對于單電源供電電路，饋送到放大器和ADC的輸入信號應該偏置在Vcm范圍以內的直流電平，能夠消除放大器和ADC設計的一大屏障，因為不必在0V保持低失真和高線性度。
?