縱觀歷史，電路內仿真 （ICE） 模式是使用硬件仿真器的第一種方式，也是迄今為止最為流行的方法。在這種模式中，需將硬件仿真器插入物理目標系統上的插孔，以此代替待開發的芯片，從而利用實時數據支持運用和調試硬件仿真器內部映射的待測設計（DUT）。
　　然而，這種公認的能夠引人注目的驗證方法卻存在一系列問題，其中最嚴重的問題便是它的隨機性。也就是說，當調試DUT時，它缺少確定性或者可重復性。為了更好地理解這一點，我們可以做個形象類比。
　　讓我們來看看雙向飛碟射擊。這是一種射擊運動，在這項運動中，會將碟靶從靶場上扔出以模擬鳥類的飛行狀態。我們可以增加碟靶的扭轉方向，增加它的難度。讓射手戴副眼鏡，以限制他的視野范圍，這樣射手必須“猜測”碟靶的軌跡，因為碟靶的每一次軌跡都不一樣。而驗證工程師在 ICE 模式中調試芯片設計時，恰恰也會遇到這樣的難題。要在 ICE 模式中找出一個錯誤就像在狹窄的視野中試圖擊中碟靶一樣困難。
　　
　　圖 1 要在視野受限的情況下進行雙向飛碟射擊對射手來說是一項巨大的挑戰。
　　我們不斷總結過去的經驗，持續改進。這二十多年來，不斷有調查發現設計驗證消耗的時間大約占了設計周期的 70% 左右。往好的方面看，設計驗證是一項活動，它或多或少地可以根據預測事先進行安排。但是設計調試則是一項追擊，您無法事先對其進行規劃。理由很簡單，錯誤往往會因為未知的原因出其不意地出現，而且您也無法預測它出現的時間和位置。
　　可以想象，在利用大量嵌入式軟件和硬件進行片上系統 （SoC） 設計時，總有些錯誤會隱藏在設計的某個未知角落里，無論是在硬件中還是在軟件中，而且這些錯誤可能只有在長期執行后方能被發現。在一個錯誤被發現之前，很有可能已歷經了數十億的時鐘周期。
　　更讓人沮喪的是，調試具有隨機性，這就要求在發現錯誤之前要不斷地重復運行。如果錯誤不具備確定性，也就是說，其可能不會在后續運行中重復出現，那么尋找錯誤的過程將會是一場噩夢。
　　關鍵未知因素
　　如果將其應用于數億門級的設計，而這些設計需要經過數十億個長序列驗證周期的調試，那么可能存在三個關鍵未知因素：地點、時間和事由。這三個因素足以延誤整個測試計劃的進度，即便該計劃已經過深思熟慮。在一個競爭激烈的市場中，若一項新產品延期三個月上市，那么它將造成 33% 的潛在總收益損失。這就足以說明驗證解決方案的價值所在了。這時我想到了硬件加速仿真。硬件仿真器憑借其極速性能加快執行和調試的速度。事實上，它們的快速執行速度便是它們的設計初衷。
　　這個概念很簡單，即對照需要插入待開發芯片的實際物理目標系統來檢查 DUT。無需再編寫測試矢量或者測試激勵。趕緊在實際應用中全面施行這一流程吧。想必，要在模糊的設計區域里尋找令人厭煩的隱匿錯誤，實際應用比任何軟件測試平臺都更為有效，對吧？