在當(dāng)今典型的電子產(chǎn)品中，產(chǎn)品的很多‘智能’都建立在運行于微處理器上的嵌入式軟件及大量分立器件連接到一起的板卡的功能之上。軟件很容易升級，而 PCB上硬連接的分立器件，則在定義物理平臺時就固定了。

　　微處理器開創(chuàng)了電子產(chǎn)品開發(fā)的革命，因為可以把設(shè)計問題的各個部分轉(zhuǎn)移到高度靈活、易于升級的軟件領(lǐng)域。把功能實現(xiàn)轉(zhuǎn)移到‘軟’領(lǐng)域給設(shè)計過程帶來了無窮無盡的好處。可以在晚些時候做出關(guān)鍵的設(shè)計決定，產(chǎn)品可以更快推向市場并在現(xiàn)場升級，各種功能可以用軟件加入到產(chǎn)品中，不會增加整體產(chǎn)品成本。

　　最近低成本、高容量可編程器件如FPGA的興起，重新定義了軟件和硬件間的界線，引起了設(shè)計師對如何考慮在產(chǎn)品中添加智能的看法的轉(zhuǎn)變。這些器件使設(shè)計的智能部分不僅從傳統(tǒng)意義上涵蓋了軟件，而且也涵蓋了軟連接的、實現(xiàn)在FPGA內(nèi)部的硬件塊。

　　當(dāng)產(chǎn)品的更多功能轉(zhuǎn)移到可編程領(lǐng)域后，三個主要的設(shè)計流程－板卡設(shè)計、可編程邏輯設(shè)計和嵌入式軟件開發(fā)－相互依存度日益增加。

　　隨著設(shè)計流程的融合，工程師開發(fā)產(chǎn)品依賴的設(shè)計系統(tǒng)也需要融合，以便維持將來的設(shè)計效率。

　　開發(fā)一種電子產(chǎn)品包括平衡大量的不同工藝，只有當(dāng)這些工藝相結(jié)合時才能實現(xiàn)商業(yè)目標。項目必須按時在預(yù)算范圍內(nèi)完成。由于電子產(chǎn)品變得越來越智能化，因此設(shè)計人員的產(chǎn)品開發(fā) 方 式 必 須 更 加 “ 聰明”，只有這樣，才能實現(xiàn)商業(yè)目標。

　　構(gòu)建電子產(chǎn)品的物理平臺包括采用分立器件、在原理圖級將他們連接起來、處理電路提供連接和器件信息，用來驅(qū)動印刷電路板的布局和布線。然后PCB設(shè)計的文件用來生成制造和裝配板卡所需要的文件、提供機殼機械設(shè)計和產(chǎn)品其他機械部件的設(shè)計文檔和鏈接。

　　隨著諸如FPGA等可編程器件的日益普及，板卡設(shè)計師面臨著如何在板級有效集成這些器件的挑戰(zhàn)。不同于分立器件，可編程器件的管腳沒有固定功能。實際上現(xiàn)代FPGA的功能之一就是有過多的可以分配到器件物理管腳的I/O特性，以及全面的管腳功能設(shè)置的靈活性。

　　雖然靈活性帶來更多設(shè)計自由，例如FPGA的管腳分配可以進行優(yōu)化，為板卡布線提供方便，但它也帶來了一些問題。在PCB和FPGA設(shè)計間手動同步I/O更改給設(shè)計師帶來了真正的麻煩，而且可能會給進度帶來嚴重影響。

　　隨著FPGA上管腳數(shù)量的不斷增長，維護可編程器件及其所處板卡之間的同步問題成為使用這些器件獲取成功設(shè)計的障礙。

　　不可忽視可編程器件對主流設(shè)計的滲透。板級設(shè)計系統(tǒng)能夠提供可編程邏輯設(shè)計的集成和同步十分關(guān)鍵，工程師可以此充分利用這些器件給設(shè)計工具領(lǐng)域帶來的潛在好處。

　　傳統(tǒng)嵌入式設(shè)計依賴運行在分立微處理器上的代碼來提供高度的功能特性和設(shè)計‘智能’。在整個開發(fā)流程中軟件可以很容易改變和升級，可以在目標執(zhí)行平臺上交互地調(diào)試。微處理器給設(shè)計師提供大量芯片內(nèi)部的外設(shè)器件，與外部分立器件一起創(chuàng)建軟件的系統(tǒng)平臺。這種方法的缺陷之一就是物理執(zhí)行平臺必須在完成軟件開發(fā)前設(shè)計和定義原型。同樣，特定目標微控制器的確定、硬件和軟件間的功能劃分以及分立外設(shè)的選擇都必須在產(chǎn)品開發(fā)早期完成。在設(shè)計晚期改變這些特性的任何部分都意味著大量的重新設(shè)計工作。

?