近年來 DSP硬件的發(fā)展很快 ，對(duì)軟件開發(fā)也有了更高的要求。軟件開發(fā)應(yīng)能在實(shí)時(shí)條件下開發(fā)調(diào)試復(fù)雜算法 ，盡可能不直接控制硬件 ，軟件盡可能模塊化 ，很方便的進(jìn)行算法的升級(jí)和移植。很明顯傳統(tǒng)的裸機(jī)編寫程序結(jié)合函數(shù)調(diào)用的軟件開發(fā)方式已經(jīng)不能滿足這些要求 ， TI公司根據(jù)需求推出了實(shí)時(shí)操作系統(tǒng)DSP/B IOS，為用戶量身打造了免費(fèi)的適合 C5000和 C6000 DSP的軟件開發(fā)平臺(tái)。在此背景下我們使用 TiC6201芯片剪裁合適的 DSP/B IOS內(nèi)核研發(fā)雷達(dá)目標(biāo)自動(dòng)檢測(cè)系統(tǒng) ，取得了非常滿意的效果。1 雷達(dá)目標(biāo)檢測(cè)系統(tǒng)的硬件構(gòu)成和信號(hào)處理流程整個(gè)雷達(dá)目標(biāo)檢測(cè)系統(tǒng)的硬件平臺(tái)如圖 1所示 ，整個(gè)信號(hào)處理流程如下。首先不同型號(hào)的雷達(dá)輸出信號(hào)的電平也不同 ，所以需要外接一塊信號(hào)接口板 ，將雷達(dá)的輸出信號(hào)轉(zhuǎn)換為高速數(shù)據(jù)采集與處理板能夠處理的標(biāo)準(zhǔn)信號(hào)格式。通過信號(hào)接口板輸出的觸發(fā)信號(hào)觸發(fā) FPGA 邏輯 ，F(xiàn)PGA讀取指北信號(hào)和方位增量信號(hào) ，并搭建內(nèi)部電路控制兩路采樣速率 41M，精度為 12位的 A /D芯片正交采樣完成對(duì)雷達(dá)原始視頻的數(shù)字化。兩路 A /D正交采樣的速率合計(jì)高達(dá) 80M /s，系統(tǒng)中通過使用雙口RAM和 DMA方式進(jìn)行數(shù)據(jù)傳輸解決了這么高的采樣速率對(duì)存儲(chǔ)器存儲(chǔ)速率和數(shù)據(jù)傳輸速率的要