1　引　言
　　TETRA是ETSI制定的一種全新的數字集群系統，他可以提供語音和快速數據傳輸業務。TETRA集成了移動數據終端、PMR調度電話、蜂窩電話和尋呼機的功能，并且可以直接傳送Internet協議報文，支持可視電話功能，而語音又是最主要的業務。無線系統中，帶寬是影響語音服務質量最關鍵的因素，為降低語音傳輸所要求的帶寬，TETRA系統采用代數碼激勵線性預測編碼（ACELP）壓縮算法，保證了高質量的語音服務，其編碼速率為4．567 kb／s。
　　ACELP是一種改進型的CELP，繼承了傳統CELP的主要優點，并克服了其缺點。傳統CELP用固定的隨機碼本來逼近語音信號的余量信號，缺乏靈活性，不能很好地控制碼本的頻域特性。ACELP采用代數碼本結構，不僅降低了碼本的存儲量和搜索量，還提供了頻域控制函數，從而增強了碼字的靈活性和多樣性，能更好地逼近余量信號，具體算法可參見TETRA標準ETS395-2。
　　2　系統設計
　　針對TETRA的話音編碼算法實時要求高，運算量 大，核心處理器采用了TI公司的TMS320系列的5409芯片，該芯片主要特點有：速度快，處理能力可達到100 MI／s；低功耗，3 V電壓供電，內核電壓1．8 V；提供32 kBRAM，16 kBROM；3個多通道自動緩沖串口（McBsp）。
　　A／D轉換芯片采用TI公司的AIC20芯片，完成模擬話音與數字話音的轉換工作。由于采用了過采樣技術，AIC20可提供高分辨率的A／D，D／A 轉換；3 V供電，功耗低于30 mW；具有軟件可編程寄存器，配置方便，不改變硬件電路，僅改寫軟件就可滿足多種需求。
　　存儲芯片選用Atmel公司的AT49LV001，用于存儲程序，DSP加電便可從Flash中引導程序運行。AT49LV001讀寫電壓均為3 V，可大大簡化電源設計，存儲空間為128 kB，足以存儲TETRA的話音編碼算法。
　　2．1　硬件設計
　　2．1．1　時鐘電路設計
　　這里為5409提供2種時鐘電路設計方法：
　　（1）將晶振產生的外部時鐘源直接輸入到X2／CLKIN引腳，X1懸空。
　　（2）利用5409內部提供的鎖相環（PLL）時鐘產生電路將內部時鐘倍頻或分頻得到。
　　
　　在此采用第二種方法，如圖1所示。在X1和X2/CLKIN之間接一個16．384 MHz的晶振，同時將CLKMD1，CLKMD2，CLKMD3通過上拉電阻設置為邏輯0，1，0，即倍頻數為5，DSP工作在80 MHz，若需改變DSP的工作頻率，可通過軟件修改地址0x58的CLKMD寄存器的值設置倍頻數。
　　2．1．2　DSP與Codec接口設計
　　5409與AIC20接口如圖2所示，由DSP的CLKOUT提供MCLK，Codec工作在主模式，SCLK和FS為輸出，為DSP提供BCLK和 BFS。值得注意的是，由于AIC20有2個采樣通道，在與DSP串口連接時，為配合codec的時序，DSP串口需配置成接收2個通道的采樣值（即32 b），但只取一個通道的采樣值；串口發送時，也要向2個通道發送數據。McBsp中的部分控制比特位配置如下：