1　引言
　　數(shù)字信號處理器（DSP）相對于模擬信號處理器有很大的優(yōu)越性，表現(xiàn)在精度高，靈活性大，可靠性好，易于大規(guī)模集成等方面。隨著半導(dǎo)體制造工藝的發(fā)展和計算機(jī)體系結(jié)構(gòu)的改進(jìn)，數(shù)字信號處理器的功能越來越強大，對信號處理系統(tǒng)的研究重點又重新回到軟件算法上，而不再像過去那樣過多地考慮硬件的可實現(xiàn)性。隨著DSP運算能力的不斷提高，能夠?qū)崟r處理的信號帶寬也大大增加，數(shù)字信號處理的研究重點也由最初的非實時性應(yīng)用轉(zhuǎn)向高速實時應(yīng)用。
　　目前大多數(shù)DSP雖然都支持C語言編程，但是在實際工程應(yīng)用中，最常用的方法是用C語言編寫流程控制。搭建工程框架，具體的算法模塊及比較耗時的功能模塊還是采用匯編語言來編寫。這是因為C語言雖然具有易讀性、可移植性等優(yōu)點，但是它不便于對系統(tǒng)硬件資源的直接控制，無法發(fā)揮DSP自身的特點，無法充分利用DSP系統(tǒng)結(jié)構(gòu)中有限的資源。特別是在硬實時性系統(tǒng)中，用匯編語言進(jìn)行編程可利用DSP自身硬件結(jié)構(gòu)的特點對匯編程序進(jìn)行優(yōu)化與精簡，往往能夠使一些復(fù)雜的算法和功能模塊在實時性方面取得非常好的效果。
　　2　匯編程序優(yōu)化
　　DSP的種類繁多。各類DSP都有其自身的硬件特點，而對DSP匯編程序進(jìn)行優(yōu)化的過程就是根據(jù)程序自身特點充分利用DSP硬件資源的過程。因此，具體到不同的器件。其優(yōu)化方式也不盡相同。目前比較流行的大多數(shù)DSF，都支持程序并行和軟件流水，本文從這二方面出發(fā)，概括歸納出對匯編程序進(jìn)行優(yōu)化的一般方法。希望能夠在對不同DSP匯編程序優(yōu)化的過程中提供一些思考方式上的切人點。為了易于說明，筆者提供了一些實例，這些例子均是用AD公司TSl01系列電路的匯編語言編寫的。
　　2.1 加強程序并行
　　程序的并行是匯編優(yōu)化的關(guān)鍵。但是，在開始進(jìn)行任何優(yōu)化之前，必須了解從何處著手，首先了解瓶頸在何處。軟件的某些部分可能只執(zhí)行一次（初始化）或者只執(zhí)行少數(shù)幾次，費盡心思優(yōu)化此部分代碼并非明智之舉，因為獲得的整體節(jié)省效果是微乎其微。對程序的優(yōu)化應(yīng)將主要力量集中在最為費時的部分。
　　（1） 循環(huán)展開達(dá)到并行
　　通過對大量DSP程序的研究?？梢园l(fā)現(xiàn)整個程序比較耗時的部分往往是在1個或幾個大的循環(huán)中。這些循環(huán)部分又往往可分為取數(shù)、處理、儲存處理結(jié)果3個順序執(zhí)行的步驟，這3個步驟有明顯的時間先后關(guān)系。只有取了數(shù)才能處理。處理后才能存儲結(jié)果，這種時間上的相互依賴性為程序的并行帶來了非常大的困難。
　　循環(huán)展開是最常用的一種優(yōu)化技巧。1次循環(huán)處理過程中的各語句是具有很強的時間先后順序的，但是在連續(xù)2次循環(huán)過程中的各種語句卻是相互獨立的，它們是以相同的語句處理不同的數(shù)據(jù)。因此可以采用將循環(huán)次數(shù)減半，每2次（也可以是3次、4次等，應(yīng)根據(jù)具體情況來確定，同時循環(huán)次數(shù)要做相應(yīng)改變）循環(huán)合并為1次循環(huán)過程的方法來使程序并行，提高效率。
　　例1是一段對圖像進(jìn)行二值化的代碼的主要部分。是一段2次的循環(huán)，并未經(jīng)過優(yōu)化;實例2是將其循環(huán)展開，2次循環(huán)過程合并為1次循環(huán)的代碼段（這里假設(shè)其每行像素個數(shù)為偶數(shù)，如果不為偶數(shù)只需在內(nèi)循環(huán)外額外處理一個像素即可）;實例3是循環(huán)展開并進(jìn)行優(yōu)化精簡后的代碼段。這3段代碼均用TSl01的匯編語言編寫，其中j4指向待處理的圖像;i5指向處理后的圖像;xrO、xrl分別為圖像行、列個數(shù);xr2為二值化的閾值，像素灰度值大于或等于該值的使其等于該值，而像素灰度值小于該值的設(shè)為零。
　　實例1：
　　
　　實例2：