引 言
　　在數字視頻創新已經成為數字信息產業熱點的今天，數字視頻系統的設計方法不斷提高，數字視頻系統的復雜度已經遠遠超過以往任何時候。達芬奇技術成功實現數字視頻需要四大要素的最新進步，即：處理器、開發工具、軟件以及系統專業技術。由于能夠在集成這四種要素的平臺中實現數字視頻、音頻、語音與話音技術，因此達芬奇技術可以為數字視頻的當前變革打下基礎。
　　本設計是在一塊60*60mm 的PCB板上來完成視頻的采集、處理與顯示。由攝像頭采集的視頻圖像經由解碼器轉換成達芬奇處理器能夠處理的格式，在Codec Engine 中實現H.264 、MPEG-4編解碼，在LCD液晶屏上最高能達到1280*720 分辨率下30fps（幀/每秒）流暢顯示。這樣的數字視頻系統能達到尺寸小，功能強，設計靈活，實用性廣的優點。
　　1. 1．系統的總體架構及工作原理
　　2. 1.1 TMS320DM*6 器件總攬 達芬奇處理器TMS320DM*6 是基于業界最高性能的DSP平臺—TI TMS320C6000？ 由ARM926EJ-S 內核、TMS320C64x+ DSP 內核、系統控制、視頻處理子系統（VPSS）、電源管理、外部存儲器接口、外圍控制模塊等功能模塊組成。
　　TMS320DM*6 中的ARM926EJ-S 內核具有16KB 指令和8KB 數據Cache 及16KB ROM 和16KB RAM 。TMS320C64x+ DSP 內核具有32KB L1 程序R A M / C a c h e 、8 0 K B L1 數據R A M /Cache 及64KB L2 RAM/Cache 。具有DDR2 內存控制器；64 通道增強型DMA 控制器；串行端口（3 個UART、I2C、SPI、音頻串口）;3 個64 位通用定時器；10/100M 以太網；USB2.0 端口；3 個PWM 端口；多達71 個通用I/O 口；支持MMC/SD/CF 卡等。系統控制模塊提供了看門狗、中斷控制器、電源管理控制器、復位控制器及2 個片上振蕩器。視頻處理子系統（VPSS） 有用于視頻輸入的視頻前端輸入（VPFF） 接口由CCD 控制器（CCDC）， 預處理器、柱狀模塊、自動曝光/白平衡/聚焦模塊（H3A）和寄存器組成；和用于視頻輸出的視頻后端輸出（VPBE）接口由屏幕菜單式調節器（OSD）、視頻編碼器（VENC）和四路10bit DACs 組成。
　　1.2 系統的硬件組成及工作原理
　　整個數字視頻系統采用的是由達芬奇處理器（TMS320DM*6）、DDR2 SDRAM 、NAND FLASH、視頻解碼器TVP5146 、電源管理芯片TPS65023，LTC3412 加上外圍接口芯片的方案。視頻解碼器把CCD攝像頭傳過來的模擬視頻信號進行模/數轉換，變成符合ITU-BT.656 標準的數字視頻信號，然后將數字視頻信號傳到達芬奇處理器的視頻處理子系統的前端進行預處理經過Codec Engine 編解碼后送到視頻處理子系統的后端，直接輸出數字視頻信號到顯示終端上或是通過四路54MHz 的DACs來提供NTSC/PAL制式的模擬視頻輸出。DM*6 上的ARM端主要做為控制器來控制視頻解碼芯片和外圍接口芯片，DSP端主要負責視頻編解碼工作。系統硬件框圖如圖1所示
　　
　　圖1 系統硬件框圖