1 引言
　　視頻采集系統是數字圖像獲取的最基本手段，是進行數字圖像處理、多媒體和網絡傳輸的前提，它可為各種圖像處理算法提供待處理的原始數字圖像和算法驗證平臺。隨著圖像數字化處理技術的高速發展，對圖像采集的要求也越來越高，這包括對采集圖像的速度、主觀質量、靈活性等等的要求。針對這種發展的趨勢，設計了一種基于CPLD和DSP器件的多分辨率圖像采集處理系統，重點介紹了CPLD在采集過程中邏輯控制的靈活應用。
　　2 系統方案設計
　　根據系統要求，采取了獨立采集法，采用專用圖像采集芯片自動完成圖像的采集，除了對采集模式進行設定外，處理器不參與采集過程，這種方法的特點是不占用CPU的時間、實時性好、適合活動圖像的采集。系統設計流程如下：DSP發開始采集指令，A./D開始采集，將A/D輸出的控制、狀態信號接入CPLD，由CPLD控制將轉換后的數字信號存儲到高速大容量SRAM（ODD和EVEN）中，直到一幀圖像數據存儲完畢后，其間CPLD產生SRAM地址、SRAM讀寫信號、中斷信號、總線切換信號等等；CPLD交出總線控制權，DSP占用總線從SRAM中讀出圖像數據進行處理。限于篇幅，本文重點介紹CPLD在數據采集中的靈活設計。系統結構如下圖所示：
　　
　　圖1：系統結構框圖
　　3 系統硬件設計
　　本系統DSP采用TI公司生產的54x系列中的TMS320VC5416，CPLD是ALTERA公司MAX7000系列中的EPM7128A。A/D芯片選用飛利浦公司出品的SAA7111A視頻A/D轉換芯片，這里利用DSP多通道緩沖串行口McBSP來模擬I2C總線時序對SAA7111A進行初始化。
　　3.1 數據采集的邏輯功能設計
　　本設計方案通過利用CPLD控制視頻采集芯片SAA7111A實現行、場數據延時［2］，并分奇、偶場數據分離存放，DSP選擇讀取采集到的奇、偶場數據統一或分別進行處理，從而得到多分辨率圖像數據。將SAA7111A產生的控制信號和狀態信號與CPLD連接，即把垂直同步信號VREF、水平同步信號HREF、奇偶場標志信號RTS0、片選信號CE、場同步信號VS、象素同步信號LLC2等連接到CPLD上，CPLD通過這些控制和狀態信號進行譯碼和產生存儲地址等操作。垂直同步信號VREF的兩個正脈沖之間為掃描一幀（幀掃描方式）或一場（場掃描方式）的定時，即完整的一幀或一場圖像在兩個正脈沖之間掃描完。水平同步信號HREF為掃描該幀或該場圖像中各行象素的定時，即高電平時為掃描一行象素的有效時間。若當前圖像窗口大小為640×480，則在VREF兩個正脈沖之間有480個HREF的正脈沖，即480行；在每個HREF正脈沖期間有640個LLC2正脈沖，即每行640個象素，即VREF、HREF、LLC2這三個同步信號之間的關系。
　　為了體現本系統多分辨率的特點，需要改變SAA7111A的默認采樣分辨率，通過CPLD的邏輯控制就可以得到多分辨率圖像數據。本文選擇從默認分辨率720×625到設定分辨率640×480的采集，因此就需要進行、場延遲，舍棄部分像素。通過寫SAA7111A中I2C寄存器行同步開始寄存器（子地址06）和行同步結束寄存器（子地址07）可以直接控制行同步有效時間，因此可以省略行延遲電路設計，而場延遲是在CPLD中實現。