隨著無人機（UAV）、聲納、雷達、信號情報（SIGINT）以及軟件定義無線電（SDR） 等波形密集型應用中的信號處理需求不斷攀升，多個數字信號處理器（DSP）內核的使用已成為重要的實現手段。多核功能與不斷豐富的IP內核及開發工具相結合可實現優異的系統架構。所有這些應用都需要多核DSP來滿足關鍵任務行業的各種需求，其中包括更強大的功能性（更快的處理速度）、更精細的分辨率以及更高的精度。過去，處理器性能的改善是通過工藝節點升級及提高運行時鐘頻率來實現的。然而，發展小型工藝節點和提高時鐘頻率并不是提高性能的低功耗捷徑。在單個裸片中集成多核的這個方法可在更低的時鐘頻率及功耗下實現所需的高性能。
　　多核DSP以片上系統（SoC）形式設計，包含網絡協處理器、安全加速器或FFT加速器等功能。為了滿足軍事應用的性能與成本需求，多核DSP應：
　　1. 支持混合執行引擎（內核）、矢量信號處理（VSP）以及更少的指令集計算（RISC）；
　　2. 提供全面的多核優勢，實現器件提供的全部功能；
　　3. 由一系列器件組成，支持縮放與重復使用。
　　當前的多核器件或采用同質內核，即所有處理內核都是相同的；或采用異質內核，即器件由不同類型的內核組成。幾乎所有應用都需要混合搭配的處理功能來滿足行業需求。從開發人員角度看，重點是支持同質內核，因為異質系統架構可通過同質器件創建。反之，如果不犧牲性能就很難實現。圖1（下圖）是作為異質多核架構實例的德州儀器 （TI） KeyStone多核架構。
　　
　　圖1：德州儀器KeyStone多核架構
　　TI KeyStone多內核架構擁有高度的靈活性，可同時集成定點與浮點運算、定向協處理與硬件加速，以及優化的內核間/組件間通信。此架構包括多個 C66x DSP 內核，能夠支持高達 256 GMAC 的定點運算性能以及 128GFLOP 的浮點運算性能。另外，此架構還包括綜合而全面的連接功能層：TeraNet2 能夠與各種處理組件無縫互連；多內核共享內存控制器能直接接入片上共享存儲器與外部第三代雙倍數據速率 （DDR3） 存儲器；多內核導航器可助于管理整個 SoC 架構的通信；以及 HyperLink 50 可與額外的協處理器或其他 TI SoC 等同伴器件實現互通互連。部分此類關鍵處理組件可在 TI SoC 上實現 LTE L2 與傳輸處理。多核DSP支持的并行處理功能可為要求嚴格的軍事應用提供重要功能。雷達要求更快的FFT響應時間，根據FFT要求，開發人員可使用器件中的所有內核或部分內核滿足FFT的實施需求。如果FFT的性能使用部分內核即可實現，其它DSP內核則可執行系統中的信號預處理或后處理，或者其它任務。圖2所示即為并行FFT示例。采用可充分發揮多核優勢的軟件工具可為正在進行的設計判定最佳內核配置（內核數量）。這樣開發人員就可高度靈活地滿足多重應用需求。
　　
　　圖2：4 DSP并行FFT實施
　　多核DSP目前正處于快速發展階段。德州儀器等半導體公司提供的最新多核DSP采用通用架構，不但可幫助開發人員重復使用軟件，而且還可為設備制造商節省開發時間。多核DSP正在成為聲納、雷達、SIGINT以及SDR應用的主要差異化因素，并正在為當前及未來信號處理系統實現令人振奮的全新系統開發。
?